晶體管縮放的難題

 

在每個(gè)技術(shù)節(jié)點(diǎn)，設(shè)備制造商可以通過(guò)縮小晶體管的方法來(lái)降低器件面積、成本和功耗并實(shí)現(xiàn)性能提升，這種方式也稱(chēng)為PPAC（功率、性能、面積、成本）縮放。然而，進(jìn)一步減小FinFET的尺寸卻會(huì)限制驅(qū)動(dòng)電流和靜電控制能力。

 

在平面晶體管中，可以通過(guò)增加通道寬度來(lái)驅(qū)動(dòng)更多電流并提升接通與斷開(kāi)的速度。然而，隨著CMOS設(shè)計(jì)的發(fā)展，標(biāo)準(zhǔn)單元的軌道高度不斷降低，這就導(dǎo)致“鰭”的尺寸受到限制，而基于5nm以下節(jié)點(diǎn)制造的單鰭器件將會(huì)無(wú)法提供足夠的驅(qū)動(dòng)電流。

 

此外，雖然“鰭”的三面均受柵極控制，但仍有一側(cè)是不受控的。隨著柵極長(zhǎng)度的縮短，短溝道效應(yīng)就會(huì)更明顯，也會(huì)有更多電流通過(guò)器件底部無(wú)接觸的部分泄露。因此，更小尺寸的器件就會(huì)無(wú)法滿(mǎn)足功耗和性能要求。

 

用納米薄片代替鰭片

 

全包圍柵極(GAA)是一種經(jīng)過(guò)改良的晶體管結(jié)構(gòu)，其中通道的所有面都與柵極接觸，這樣就可以實(shí)現(xiàn)連續(xù)縮放。采用這種結(jié)構(gòu)的晶體管就被稱(chēng)為全包圍柵極(GAA)晶體管，目前已經(jīng)出現(xiàn)多種該類(lèi)晶體管的變體。

 

早期的GAA器件使用垂直堆疊納米薄片的方法，即將水平放置的薄片相互分開(kāi)地置入柵極之中。相對(duì)于FinFET，這種方法下的通道更容易控制。而且不同于FinFET必須并排多個(gè)鰭片才能提高電流，GAA晶體管只需多垂直堆疊幾個(gè)納米薄片并讓柵極包裹通道就能夠獲得更強(qiáng)的載流能力。這樣，只需要縮放這些納米薄片就可以調(diào)整獲得滿(mǎn)足特定性能要求的晶體管尺寸。

 

然而，和鰭片一樣，隨著技術(shù)進(jìn)步和特征尺寸持續(xù)降低，薄片的寬度和間隔也會(huì)不斷縮減。當(dāng)薄片寬度達(dá)到和厚度幾乎相等的程度時(shí)，這些納米薄片看起來(lái)會(huì)更像“納米線”。

 

 

制造方面的挑戰(zhàn)

 

盡管納米薄片的概念很簡(jiǎn)單，但它卻給實(shí)際制造帶來(lái)了諸多新挑戰(zhàn)，其中有些制造難題源于結(jié)構(gòu)制成，其他則與滿(mǎn)足PPAC縮放目標(biāo)所需的新材料有關(guān)。

 

具體而言，在構(gòu)建方面的主要挑戰(zhàn)源于結(jié)構(gòu)的復(fù)雜性。要制造GAA晶體管首先需要用Si和SiGe外延層交替構(gòu)成超晶格并用其作為納米薄片結(jié)構(gòu)的基礎(chǔ)，之后則需要將電介質(zhì)隔離層沉入內(nèi)部（用于保護(hù)源極/漏極和確定柵極寬度）并通過(guò)刻蝕去除通道的犧牲層。去除犧牲層之后留下的空間，包括納米片之間的空間，都需要用電介質(zhì)和金屬構(gòu)成的柵極填補(bǔ)。今后的柵極很可能要使用新的金屬材料，其中鈷已經(jīng)進(jìn)入評(píng)估階段；釕、鉬、鎳和各種合金也已被制造商納入考慮范圍之內(nèi)。

 

 

持續(xù)的進(jìn)步

 

GAA晶體管終將取代FinFET，其中的納米薄片也會(huì)逐漸發(fā)展成納米線。而GAA結(jié)構(gòu)應(yīng)該能夠適用于當(dāng)前已經(jīng)納入規(guī)劃的所有先進(jìn)工藝節(jié)點(diǎn)。

 

從最早的平面結(jié)構(gòu)開(kāi)始，晶體管架構(gòu)已經(jīng)取得了長(zhǎng)足的進(jìn)步并有效推動(dòng)了智能互聯(lián)的大發(fā)展，這一切都是早期的行業(yè)先驅(qū)們所難以想象的。隨著全包圍柵極晶體管的出現(xiàn)，我們也熱切期待它能為世界帶來(lái)更令人驚嘆的終端用戶(hù)設(shè)備和功能。 
（作者：泛林Nerissa Draeger博士）