隨著電子產(chǎn)品向小型化、多功能化發(fā)展，設計的密度越來越大，信號頻率和速率也越來越高。科通集團代理產(chǎn)品線Cadence公司為了適應此市場需求，于近期推出了Cadence 16.5版本，此版本開發(fā)升級Allegro & OrCAD企業(yè)級設計平臺，從而更大地滿足了客戶越來越復雜的電路設計需求。新版本在產(chǎn)品配置以及功能上都有了很大的改變，為了幫助客戶更快地了解及應用新產(chǎn)品，科通聯(lián)合Cadence公司，將于2011 年10月28日（星期五）在上海舉辦基于Allegro & OrCAD 16.5的專題研討會，屆時有資深技術專家進行現(xiàn)場的講解和分享，誠摯期待您的光臨！

時間：2011.10.28   9:00am - 16:30pm.        
地址：龍東商務酒店  上海市浦東新區(qū)龍東大道3000號（張江集電港）
主要內(nèi)容:
1.使用Cadence SI應對DDRx的挑戰(zhàn)
2.Pspice在開關電源仿真中的運用
3.Allegro在小型化（埋阻埋容）中的設計及16.5新功能介紹
4.FSP（FPGA System Planner）在PCB與FPGA聯(lián)合設計的優(yōu)越性
5.Cadence 16.5產(chǎn)品配置的調(diào)整
6.運用Capture CIS結(jié)合企業(yè)數(shù)據(jù)庫來提高設計效率
日程：

Cadence16.5產(chǎn)品特性:
1.cadence16.5在產(chǎn)品配置上做了大幅的調(diào)整，為不同階層的用戶提供更靈活的配置解決方案。同時將Allegro的眾多功能引入OrCAD,使其功能更強大，同時價格更具吸引力及競爭力。
2.在產(chǎn)品功能上，cadence16.5將很多概念性及前瞻性的功能率先實現(xiàn)到設計當中:
a)-embedded設計，真正的實現(xiàn)了將的電容電阻設計到PCB板中
b)-FSP（FPGA SYSTEM PLANNER)使FPGA工程師、硬件工程師以及PCB工程師無縫整合到同一個設計流程，極大提高了team合作的設計效率，縮短了研發(fā)周期
c)-cadence創(chuàng)新性的market place，為客戶提供了豐富的cadence產(chǎn)品的二次開發(fā)資源。進入capture startpage即可獲得
d)-最新引入IDX文件，實現(xiàn)機構(gòu)工程師與PCB工程師的協(xié)同設計
e)-在布局布線方面，進一步改善了在特殊區(qū)域的走線效果

合作伙伴: