圖1 Ethernet接口指標(biāo)測(cè)試連接框圖

2 測(cè)試中出現(xiàn)的問題
本次測(cè)試將主要驗(yàn)證產(chǎn)品上4個(gè)以太網(wǎng)100Base-TX接口的技術(shù)指標(biāo)。對(duì)于其中比較直觀的100Base-TX物理層的眼圖模板，《ANSI+X3_263-1995》標(biāo)準(zhǔn)中有著明確的眼圖模板定義見圖2。

圖2 100Base-TX 眼圖模板

關(guān)于100Base-TX接口技術(shù)指標(biāo)的測(cè)試方法，《IEEE Std 802.3-2000》標(biāo)準(zhǔn)中也有詳細(xì)的說明， 工程師按照誘導(dǎo)發(fā)包的測(cè)試方法進(jìn)行了網(wǎng)口眼圖的測(cè)試，測(cè)試過程中發(fā)現(xiàn)測(cè)試網(wǎng)口出現(xiàn)了信號(hào)波形碰觸模板的問題，波形見圖3：

圖3 以太網(wǎng)口測(cè)試眼圖_FAIL

3 問題分析解決
從眼圖初步分析來看，發(fā)送信號(hào)的幅度應(yīng)該是滿足要求的。但是可以明顯的發(fā)現(xiàn)信號(hào)邊沿還是比較緩，而且從單個(gè)波形來看邊沿有不單調(diào)的問題。方案的原廠是一家通訊業(yè)內(nèi)專注于IP寬帶解決方案的國(guó)際型大公司，其以太網(wǎng)模塊部分應(yīng)該經(jīng)過詳細(xì)驗(yàn)證過。最大的可能是二次開發(fā)過程中板級(jí)系統(tǒng)設(shè)計(jì)時(shí)的一些關(guān)鍵技術(shù)參數(shù)的配合問題。工程師在進(jìn)行了信號(hào)幅度以及上升下降時(shí)間等細(xì)節(jié)指標(biāo)的測(cè)試之后證明了之前的判斷，信號(hào)的幅度是滿足要求的，但信號(hào)的上升下降時(shí)間與其他的方案相比確實(shí)大了（此方案的信號(hào)上升下降時(shí)間在4.3nS~4.6nS區(qū)間，雖然滿足標(biāo)準(zhǔn)中要求的3~5nS。但根據(jù)系統(tǒng)容差設(shè)計(jì)原則，芯片設(shè)計(jì)人員通常會(huì)將Slew Rate調(diào)整在4nS左右，確保上下區(qū)間調(diào)整地最大容限。）。如何改進(jìn)需要信號(hào)的發(fā)送接收回路進(jìn)行一個(gè)系統(tǒng)的分析了。通過對(duì)網(wǎng)口技術(shù)指標(biāo)的量測(cè)分析，目前最主要的問題在于信號(hào)的邊沿比較緩，并且存在不單調(diào)的問題，最可能的原因是傳輸回路容性負(fù)載過大以及驅(qū)動(dòng)不足?？梢詮倪@兩個(gè)方面入手解決。

[page]
1）信號(hào)差分線對(duì)及阻抗匹配，網(wǎng)口的差分走線的阻抗控制和耦合處理我司在Layout這一塊的應(yīng)該已經(jīng)很成熟了，而且此款方案采用芯片內(nèi)部匹配網(wǎng)絡(luò)，沒有外部匹配元件。所以暫不進(jìn)行這一塊的分析。

2）傳輸變壓器，工程師將一款測(cè)試通過的產(chǎn)品的Transformer與當(dāng)前單板的Transformer進(jìn)行互換后測(cè)試結(jié)果一致，眼圖測(cè)試依然不通過。（請(qǐng)注意這里并沒有對(duì)變壓器進(jìn)行變比以及差損，回?fù)p等技術(shù)指標(biāo)的測(cè)試）

3）收發(fā)器驅(qū)動(dòng)偏置電阻，也就是我們經(jīng)常會(huì)看到的RDAC,也有叫RSET或其他的。這是原廠為開發(fā)人員提供的設(shè)定收發(fā)器驅(qū)動(dòng)電流大小的硬配置節(jié)點(diǎn)，可以根據(jù)實(shí)際的單板設(shè)計(jì)和元件參數(shù)進(jìn)行調(diào)整以實(shí)現(xiàn)對(duì)于標(biāo)準(zhǔn)的擬合。這是對(duì)信號(hào)波形影響最大的部分，在不對(duì)設(shè)計(jì)進(jìn)行大的變動(dòng)的情況下，通過調(diào)整驅(qū)動(dòng)電流的大小可以用最小的變動(dòng)來實(shí)現(xiàn)我們對(duì)于信號(hào)波形的調(diào)整。在查看產(chǎn)品PCB的同時(shí)我們還發(fā)現(xiàn)了另一個(gè)問題，RDAC電阻并沒有放置在輸入PIN附近，而是放到了遠(yuǎn)端的USB部分，之間的走線長(zhǎng)達(dá)4000MIL。從事過PHY設(shè)計(jì)的工程師都知道，對(duì)于驅(qū)動(dòng)偏置電阻的處理，應(yīng)該最大限度的接近輸入PIN，并保證地的干凈，原廠的Layout Guide 也會(huì)進(jìn)行重點(diǎn)說明。這也許不是造成輸出信號(hào)邊沿過緩的直接原因，但肯定會(huì)影響到信號(hào)波形的穩(wěn)定性和單調(diào)性。是需要慎重處理的。

圖4 RDAC走線連接圖

收發(fā)器驅(qū)動(dòng)偏置機(jī)理分析：
系統(tǒng)設(shè)計(jì)人員都知道，以太網(wǎng)收發(fā)器的輸出采用的是差分電流驅(qū)動(dòng)，從收發(fā)器驅(qū)動(dòng)偏置原理框圖，見圖5，可以進(jìn)一步展開分析，收發(fā)器驅(qū)動(dòng)電流可以通過帶隙電壓源與外部設(shè)定基準(zhǔn)的比較來設(shè)定。收發(fā)器驅(qū)動(dòng)電流（I_driver） 是從內(nèi)部帶隙和外部基準(zhǔn)鏡像過來。U1/Q3/RDAC/Bandgap組成了一個(gè)簡(jiǎn)單的比較控制環(huán)路實(shí)現(xiàn)基準(zhǔn)單位電流的設(shè)定，例如帶隙基準(zhǔn)電壓設(shè)定為Vbg=1.24V，RDAC取值為1.24K。這時(shí)通過比較器U1以及MOS管Q3反饋環(huán)路是確保穩(wěn)定1mA（I_bias）的基準(zhǔn)電流。而Q1/Q2/Current _Source組成了比例鏡像電流源?？梢酝ㄟ^設(shè)計(jì)保證I_driver=N*I_bias，N是設(shè)定的比例鏡像因子。我們假定為20，通過公式可以計(jì)算I_driver=20*I_bias=20mA，這就是我們差分驅(qū)動(dòng)的輸出電流了。介紹到這里，大家都應(yīng)該清楚了，我們可以通過調(diào)整RDAC的電阻大小實(shí)現(xiàn)基準(zhǔn)單位電流的設(shè)定，進(jìn)而達(dá)到調(diào)整差分驅(qū)動(dòng)電流的目的。例如我們將RDAC調(diào)整為1K，則基準(zhǔn)單位電流則變?yōu)镮_Bias=1.24mA,同步的I_driver變?yōu)?0*1.24mA=24.8mA,輸出信號(hào)電平的幅度也會(huì)增大。實(shí)際的調(diào)測(cè)結(jié)果也是這樣，可以解決信號(hào)邊沿碰觸模板的問題。

圖5 收發(fā)器驅(qū)動(dòng)偏置原理框圖

經(jīng)過研發(fā)與測(cè)試工程師的討論，在目前不改動(dòng)系統(tǒng)設(shè)計(jì)的前提下，采用微調(diào)RDAC電阻的方法來增大信號(hào)輸出電平幅度以解決信號(hào)眼圖的問題。經(jīng)過調(diào)整后，眼圖測(cè)試通過，波形見圖6。

圖6 以太網(wǎng)口測(cè)試眼圖_PASS

三 測(cè)試總結(jié)
（1） 作為系統(tǒng)設(shè)計(jì)人員，對(duì)子系統(tǒng)功能的了解以及信號(hào)回路模型的理解是我們進(jìn)行系統(tǒng)定性分析的根本，而對(duì)于內(nèi)部電路的深入研究是我們進(jìn)行系統(tǒng)指標(biāo)設(shè)計(jì)量化的基礎(chǔ)。這對(duì)于我們的工程師提出了更高更深入的要求。

（2） 對(duì)于PHY收發(fā)器的設(shè)計(jì)，其驅(qū)動(dòng)偏置電阻應(yīng)盡量靠近設(shè)定管腳擺放，避免出現(xiàn)基準(zhǔn)不穩(wěn)定和誤差的出現(xiàn)
以太網(wǎng)電路設(shè)計(jì)對(duì)于我們來說是比較常規(guī)和熟悉的設(shè)計(jì)，但我們真的理解和掌握了其內(nèi)部原理以及架構(gòu)嗎。想要更深入，將會(huì)遇到更多的挑戰(zhàn)，希望本文可以給到我們的系統(tǒng)設(shè)計(jì)人員一些啟發(fā)。

[參考文獻(xiàn)]
1：以太網(wǎng)收發(fā)器工作原理及其信號(hào)質(zhì)量測(cè)試,ShenZhen GongJin Electronic Co.
2：Ethernet solution-QualiPHY ,LeCroy Corporation