1干擾對單片機應用系統(tǒng)的影響

1.1測量數(shù)據(jù)誤差加大

干擾侵入單片機系統(tǒng)測量單元模擬信號的輸入通道，疊加在測量信號上，會使數(shù)據(jù)采集誤差加大。特別是檢測一些微弱信號，干擾信號甚至淹沒測量信號。

1.2控制系統(tǒng)失靈

單片機輸出的控制信號通常依賴于某些條件的狀態(tài)輸入信號和對這些信號的邏輯處理結(jié)果。若這些輸入的狀態(tài)信號受到干擾，引入虛假狀態(tài)信息，將導致輸出控制誤差加大，甚至控制失靈。

1.3影響單片機RAM存儲器和E2PROM等

在單片機系統(tǒng)中，程序及表格、數(shù)據(jù)存在程序存儲器EPROM或FLASH中，避免了這些數(shù)據(jù)受干擾破壞。但是，對于片內(nèi)RAM、外擴RAM、E2PROM中的數(shù)據(jù)都有可能受到外界干擾而變化。

1.4程序運行失常

外界的干擾有時導致機器頻繁復位而影響程序的正常運行。若外界干擾導致單片機程序計數(shù)器PC值的改變，則破壞了程序的正常運行。由于受干擾后的PC值是隨機的，程序?qū)?zhí)行一系列毫無意義的指令，最后進入“死循環(huán)”，這將使輸出嚴重混亂或死機。

2如何提高我們設(shè)備的抗干擾能力

2.1解決來自電源端的干擾

單片機系統(tǒng)中的各個單元都需要使用直流電源，而直流電源一般是市電電網(wǎng)的交流電經(jīng)過變壓、整流、濾波、穩(wěn)壓后產(chǎn)生的，因此電網(wǎng)上的各種干擾便會引入系統(tǒng)。除此之外，由于交流電源共用，各電子設(shè)備之間通過電源也會產(chǎn)生相互干擾，因此抑制電源干擾尤其重要。電源干擾主要有以下幾類：

2.1.1電源線中的高頻干擾（傳導騷擾）

供電電力線相當于一個接受天線，能把雷電、電弧、廣播電臺等輻射的高頻干擾信號通過電源變壓器初級耦合到次級，形成對單片機系統(tǒng)的干擾；解決這種干擾，一般通過接口防護；在接口增加濾波器、或者使用隔離電源模塊解決。

2.1.2感性負載產(chǎn)生的瞬變噪音（EFT）

切斷大容量感性負載時，能產(chǎn)生很大的電流和電壓變化率，從而形成瞬變噪音干擾，成為電磁干擾的主要形式；解決這種干擾，一般通過屏蔽線與雙膠線，或在電源接口、信號接口進行濾波處理。這二種方法都需要在系統(tǒng)接地良好的情況下進行，濾波器、接口濾波電路都必須良好的接地，這樣才能有效的將干擾泄放。

2.2模擬信號采樣抗干擾技術(shù)

單片機應用系統(tǒng)中通常要對一個或多個模擬信號進行采樣，并將其通過A/D轉(zhuǎn)換成數(shù)字信號進行處理。為了提高測量精度和穩(wěn)定性，不僅要保證傳感器本身的轉(zhuǎn)換精度、傳感器供電電源的穩(wěn)定、測量放大器的穩(wěn)定、A/D轉(zhuǎn)換基準電壓的穩(wěn)定，而且要防止外部電磁感應噪聲的影響，如果處理不當，微弱的有用信號可能完全被無用的噪音信號淹沒。在實際工作中，可以采用具有差動輸入的測量放大器，采用屏蔽雙膠線傳輸測量信號，或?qū)㈦妷盒盘柛淖優(yōu)殡娏餍盘?，以及采用阻容濾波等技術(shù)。

2.3數(shù)字信號傳輸通道的抗干擾技術(shù)

數(shù)字輸出信號可作為系統(tǒng)被控設(shè)備的驅(qū)動信號（如繼電器等），數(shù)字輸入信號可作為設(shè)備的響應回答和指令信號（如行程開關(guān)、啟動按鈕等）。數(shù)字信號接口部分是外界干擾進入單片機系統(tǒng)的主要通道之一。在工程設(shè)計中，對數(shù)字信號的輸入/輸出過程采取的抗干擾措施有：傳輸線的屏蔽技術(shù)，如采用屏蔽線、雙膠線等；采用信號隔離措施；合理接地，由于數(shù)字信號在電平轉(zhuǎn)換過程中形成公共阻抗干擾，選擇合適的接地點可以有效抑制地線噪聲。

2.4硬件監(jiān)控電路

在單片機系統(tǒng)中，為了保證系統(tǒng)可靠、穩(wěn)定地運行，增強抗干擾能力，需要配置硬件監(jiān)控電路，硬件監(jiān)控電路從功能上包括以下幾個方面：

（1）上電復位：保證系統(tǒng)加電時能正確地啟動；

（2）掉電復位：當電源失效或電壓降到某一電壓值以下時，產(chǎn)生復位信號對系統(tǒng)進行復位；

（3）電源監(jiān)測：供電電壓出現(xiàn)異常時，給出報警指示信號或中斷請求信號；

（4）硬件看門狗：當處理器遇到干擾或程序運行混亂產(chǎn)生“死鎖”時，對系統(tǒng)進行復位。

2.5PCB電路合理布線

PCB板設(shè)計的好壞對抗干擾能力影響很大。因此，在進行PCB設(shè)計時，必須遵守PCB設(shè)計的一般原則，并應符合抗干擾設(shè)計的要求。下面著重說明兩點：

2.5.1關(guān)鍵器件放置

在器件布置方面與其它邏輯電路一樣，應把相互有關(guān)的器件盡量放得靠近些，這樣可以獲得較好的抗噪聲效果。時鐘發(fā)生器、晶振和CPU的時鐘輸入端都易產(chǎn)生噪聲，要相互靠近些；CPU復位電路、硬件看門狗電路要盡量靠近CPU相應引腳；易產(chǎn)生噪聲的器件、大電流電路等應盡量遠離邏輯電路。

2.5.2D/A、A/D轉(zhuǎn)換電路地線的正確連接

D/A、A/D芯片及采樣芯片均提供了數(shù)字地和模擬地，分別有相應的管腳。在線路設(shè)計中，必須將所有器件的數(shù)字地和模擬地分別相連，但數(shù)字地與模擬地僅在一點上相連。另外，也可以采用屏蔽保護，屏蔽可用來隔離空間輻射。對噪聲特別大的部件（如變頻電源、開關(guān)電源）可以用金屬盒罩起來以減少噪聲源對單片機的干擾，對容易受干擾的部分，可以增加屏蔽罩并接地，使干擾信號被短路接地。

2.6軟件抗干擾原理及方法

盡管我們采取了硬件抗干擾措施，但由于干擾信號產(chǎn)生的原因錯綜復雜，且具有很大的隨機性，很難保證系統(tǒng)完全不受干擾。因此，往往在硬件抗干擾措施的基礎(chǔ)上，采取軟件抗干擾技術(shù)加以補充，作為硬件措施的輔助手段。軟件抗干擾方法具有簡單、靈活方便、耗費低等特點，在系統(tǒng)中被廣泛應用。

2.6.1數(shù)字濾波方法

數(shù)字濾波是在對模擬信號多次采樣的基礎(chǔ)上，通過軟件算法提取最逼近真值數(shù)據(jù)的過程。數(shù)字濾波的的算法靈活，可選擇權(quán)限參數(shù)，其效果往往是硬件濾波電路無法達到的。

2.6.2輸入信號重復檢測方法

輸入信號的干擾是疊加在有效電平信號上的一系列離散尖脈沖，作用時間很短。當控制系統(tǒng)存在輸入干擾，又不能用硬件加以有效抑制時，可用軟件重復檢測的方法，達到“去偽存真”的目的，直到連續(xù)兩次或連續(xù)兩次以上的采集結(jié)果完全一致時方為有效。若信號總是變化不定，在達到最高次數(shù)限額時，則可給出報警信號。對于來自各類開關(guān)型傳感器的信號，如限位開關(guān)、行程開關(guān)、操作按鈕等，都可采用這種輸入方式。如果在連續(xù)采集數(shù)據(jù)之間插入延時，則能夠?qū)Ω遁^寬的干擾。

2.6.3輸出端口數(shù)據(jù)刷新方法

開關(guān)量輸出軟件抗干擾設(shè)計，主要是采取重復輸出的方法，這是一種提高輸出接口抗干擾性能的有效措施。對于那些用鎖存器輸出的控制信號，這些措施很有必要。在盡可能短的周期內(nèi)，將數(shù)據(jù)重復輸出，受干擾影響的設(shè)備在還沒有來得及響應時，正確的信息又到來，這樣就可以及時防止誤動作的產(chǎn)生。在程序結(jié)構(gòu)的安排上，可為輸出數(shù)據(jù)建立一個數(shù)據(jù)緩沖區(qū)，在程序的周期性循環(huán)體內(nèi)將數(shù)據(jù)輸出。對于增量控制型設(shè)備不能這樣重復送數(shù)，只有通過檢測通道，從設(shè)備的反饋信息中判斷數(shù)據(jù)傳輸?shù)恼_與否。在執(zhí)行重復輸出功能時，對于可編程接口芯片，工作方式控制字與輸出狀態(tài)字一并重復設(shè)置，使輸出模塊可靠地工作。

2.6.4軟件攔截技術(shù)

當竄入單片機系統(tǒng)的干擾作用在CPU部位時，后果更加嚴重，將使系統(tǒng)失靈。最典型的故障是破壞程序計數(shù)器PC的狀態(tài)，導致程序從一個區(qū)域跳轉(zhuǎn)到另一個區(qū)域，或者程序在地址空間內(nèi)“亂飛”，或者陷入“死循環(huán)”。使用軟件攔截技術(shù)可以攔截“亂飛”的程序或者使程序擺脫“死循環(huán)”，并將運行程序納入正軌，轉(zhuǎn)到指定的程序入口。

2.6.5“軟件看門狗”技術(shù)

PC受到干擾而失控，引起程序“亂飛”，也可能使程序陷入“死循環(huán)”。當軟件攔截技術(shù)不能使失控的程序擺脫“死循環(huán)”的困境時，通常采用程序監(jiān)視技術(shù)WDTTIMER（WDT），又稱“看門狗”技術(shù)，使程序脫離“死循環(huán)”。WDT是一種軟、硬件結(jié)合的抗程序跑飛措施，其硬件主體是一個用于產(chǎn)生定時T的計數(shù)器或單穩(wěn)，該計數(shù)器或單穩(wěn)基本獨立運行，其定時輸出端接至CPU的復位線，而其定時清零則由CPU控制。在正常情況下，程序啟動WDT后，CPU周期性的將WDT清零，這樣WDT的定時溢出就不會發(fā)生，如同睡眠一般不起任何作用。在受到干擾的異常情況下，CPU時序邏輯被破壞，程序執(zhí)行混亂，不可能周期性的將WDT清零，這樣當WDT的定時溢出時，其輸出使系統(tǒng)復位，避免CPU因一時干擾而陷入癱瘓的狀態(tài)。

結(jié)語

隨著單片機系統(tǒng)的廣泛應用和技術(shù)的進步，電磁干擾問題越來越突出，推廣現(xiàn)有的、成熟的抗干擾技術(shù)，研究抗干擾的新技術(shù)、新方向是單片機應用技術(shù)的當務(wù)之急。在單片機應用系統(tǒng)設(shè)計及應用中，只要充分考慮設(shè)備的電磁兼容性，并通過各種技術(shù)措施來消除干擾，就可以大大提高設(shè)備的穩(wěn)定性和可靠性。

相關(guān)閱讀：

名家解析，單片機、ARM、FPGA的特點及區(qū)別要領(lǐng)
深度解析：高頻逆變電源中的單片機“三步曲”
集眾多工程師之精華——單片機的群英薈萃