- “三步走”徹底解決電磁干擾
- 深入理解干擾的本質(zhì)
- 分析產(chǎn)生干擾的原因
- 測(cè)量與對(duì)策
試想一下，多個(gè)電子設(shè)備在同一空間工作時(shí)，在其周?chē)鷷?huì)產(chǎn)生一定強(qiáng)度的電磁場(chǎng)，在場(chǎng)或者人為的作用下，各種干擾會(huì)通過(guò)傳導(dǎo)、輻射等途徑對(duì)設(shè)備進(jìn)行干擾，使得系統(tǒng)變得不穩(wěn)定，甚至出現(xiàn)死機(jī)現(xiàn)象——罪魁禍?zhǔn)资请姶鸥蓴_。
電磁干擾普遍存在于電子產(chǎn)品，不僅是設(shè)備之間的相互影響，同時(shí)也存在于元件于元件之間，系統(tǒng)與系統(tǒng)之間，其主要的兩種途徑為傳導(dǎo)干擾和輻射干擾，而傳導(dǎo)干擾又細(xì)分為共模干擾差模干擾。引起干擾的原因種類(lèi)復(fù)雜，其核心為靜電放電干擾。如何確保系統(tǒng)的穩(wěn)定工作而不受外界影響？下面是電子元件技術(shù)網(wǎng)為你整理的“三步走”法則，為徹底解決靜電放電干擾提供必要的寶典，以提高設(shè)計(jì)效率。
第一步，深入理解干擾的本質(zhì)
靜電，電子元件技術(shù)網(wǎng)上的解釋是：一種處于靜止?fàn)顟B(tài)的電荷，其對(duì)電路的危害為零。真正對(duì)電子電路有危害的是靜電放電。在設(shè)計(jì)的時(shí)候電子工程師需要考慮的不是靜電問(wèn)題，而是靜電在什么環(huán)境什么時(shí)間下會(huì)進(jìn)行放電動(dòng)作，以及如何對(duì)放電動(dòng)作實(shí)施防護(hù)措施。
第二步，分析產(chǎn)生干擾的原因
事出必有因，電子電路產(chǎn)生靜電干擾一般有兩種情況：
1、電子電路的分布參數(shù)設(shè)計(jì)不合理
2、環(huán)境、濕度等因素降低了電子電路的穩(wěn)定性，使其發(fā)生干擾現(xiàn)象
在分析產(chǎn)生干擾原因的時(shí)候需要結(jié)合工作的環(huán)境因素，而且在絕大部分發(fā)生靜電干擾的設(shè)備中，環(huán)境、濕度等因素占了主導(dǎo)地位，由于構(gòu)成干擾的因素種類(lèi)繁多，其分析較為復(fù)雜，但這是設(shè)計(jì)的必經(jīng)之路。
第三步，測(cè)量與對(duì)策
A、傳導(dǎo)干擾的測(cè)量原理
如圖所示，其中CI為共模干擾、DI為差模干擾、V1 = CI DI 、V2 = CI + DI 、V3 = DI ，R1、R2、R3、R4為接地電阻，C1為分布電容。
降低傳導(dǎo)干擾的三大對(duì)策：
1、盡量減少每個(gè)回路的有效面積
2、對(duì)于變壓器漏感干擾，一方面是對(duì)變壓器進(jìn)行磁屏蔽，另一方面是盡量減少每個(gè)電流回路的有效面積。
3、對(duì)于干擾比較嚴(yán)重或比較容易被干擾的電路，盡量采用雙線傳輸信號(hào)，不要利用公共地來(lái)傳輸信號(hào)，公共地電流越小干擾越小。
[page]
B、輻射干擾的測(cè)量原理
其中C1、C2為分布電容，V1為頻譜儀或其它儀表。
按照上面的三個(gè)步驟來(lái)走，一般情況下是可以解決靜電干擾的。說(shuō)完靜電干擾，那下面再來(lái)聊聊輻射干擾，這里給大家提供降低輻射干擾的三個(gè)對(duì)策，有機(jī)會(huì)再交流。
降低輻射干擾的三大對(duì)策：
1、一個(gè)是屏蔽，另一個(gè)是減小各個(gè)電流回路的面積（磁場(chǎng)干擾），和帶電導(dǎo)體的面積及長(zhǎng)度（電場(chǎng)干擾）。
2、當(dāng)載流體的長(zhǎng)度正好等于干擾信號(hào)四分之一波長(zhǎng)的整數(shù)倍的時(shí)候，干擾信號(hào)會(huì)在電路中產(chǎn)生諧振，這時(shí)輻射干擾最強(qiáng)，這種情況應(yīng)盡量避免。
3、磁場(chǎng)輻射干擾主要是流過(guò)高頻電流回路產(chǎn)生的磁通竄到接收回路中產(chǎn)生的，因此，要盡量減小流過(guò)高頻電流回路的面積和接收回路的面積。
