你的位置:首頁(yè) > 互連技術(shù) > 正文

CMOS和TTL輸入端過(guò)多怎么辦?多種方法來(lái)解決

發(fā)布時(shí)間:2015-01-09 責(zé)任編輯:sherryyu

【導(dǎo)讀】本篇文章將要討論的,是在CMOS和TTL使用過(guò)程中經(jīng)常遇到的一個(gè)問(wèn)題,多余輸入端的處理。這項(xiàng)問(wèn)題的處理將影響到電路的正常工作,那么正確的處理方法是什么呢?
 
在對(duì)指令進(jìn)行處理時(shí),信號(hào)的類(lèi)型分為兩種,一種是模擬信號(hào),由模擬半導(dǎo)體器件負(fù)責(zé)處理。另一種是數(shù)字信號(hào),由邏輯IC來(lái)進(jìn)行處理。邏輯IC是一個(gè)比較寬泛的概念,包含了和很多種類(lèi),目前只要提到邏輯IC,一般就指的是CMOS和BiCMOS,雙極邏輯IC則有TTL和ECL。
 
本篇文章將要討論的,是在CMOS和TTL使用過(guò)程中經(jīng)常遇到的一個(gè)問(wèn)題,多余輸入端的處理。這項(xiàng)問(wèn)題的處理將影響到電路的正常工作,那么正確的處理方法是什么呢?
 
CMOS門(mén)電路
 
CMOS門(mén)電路一般是由MOS管構(gòu)成,由于MOS管的柵極和其它各極間有絕緣層相隔,在直流狀態(tài)下,柵極無(wú)電流,所以靜態(tài)時(shí)柵極不取電流,輸入電平與外接電阻無(wú)關(guān)。由于MOS管在電路中是一壓控元件,基于這一特點(diǎn),輸入端信號(hào)易受外界干擾,所以在使用CMOS門(mén)電路時(shí)輸入端特別注意不能懸空。在使用時(shí)應(yīng)采用以下方法:
 
與門(mén)和與非門(mén)電路
 
由于與門(mén)電路的邏輯功能是輸入信號(hào)只要有低電平,輸出信號(hào)就為低電平,只有全部為高電平時(shí),輸出端才為高電平。而與非門(mén)電路的邏輯功能是輸入信號(hào)只要有低電平,輸出信號(hào)就是高電平,只有當(dāng)輸入信號(hào)全部為高電平時(shí),輸出信號(hào)才是低電平。所以某輸入端輸入電平為高電平時(shí),對(duì)電路的邏輯功能并無(wú)影響,即其它使用的輸入端與輸出端之間,仍具有與或者與非邏輯功能。這樣對(duì)于CMOS與門(mén)、與非門(mén)電路的多余輸入端就應(yīng)采用高電平,即可通過(guò)限流電阻(500Ω)接電源。
 
或門(mén)、或非門(mén)電路
 
或門(mén)電路的邏輯功能是輸入信號(hào)只要有高電平輸出信號(hào)就為高電平,只有輸入信號(hào)全部為低電平時(shí),輸出信號(hào)才為低電平。而或非門(mén)電路的邏輯功能是輸入信號(hào)只要有高電平,輸出信號(hào)就是低電平,只有當(dāng)輸入信號(hào)全部是低電平時(shí)輸出信號(hào)才是高電平。這樣當(dāng)或門(mén)或者或非門(mén)電路某輸入端的輸入信號(hào)為低電平時(shí),并不影響門(mén)電路的邏輯功能。所以或門(mén)和或非門(mén)電路多余輸入端的處理方法應(yīng)是將多余輸入端接低電平,即通過(guò)限流電阻(500Ω)接地。
 
TTL門(mén)電路
 
TTL門(mén)電路一般由晶體三極管電路構(gòu)成。根據(jù)TTL電路的輸入伏安特性可知,當(dāng)輸入電壓小于闡值電壓UTH,即輸入低電平時(shí)輸入電流比較大,一般在幾百微安左右。當(dāng)輸入電壓大于閾值電壓UTH時(shí),輸入高電平時(shí)輸入電流比較小,一般在幾十微安左右。由于輸入電流的存在,如果TT L門(mén)電路輸入端串接有電阻,則會(huì)影響輸入電壓。其輸入阻抗特性為:當(dāng)輸入電阻較低時(shí),輸入電壓很小,隨外接電阻的增加,輸入電平增大,當(dāng)輸入電阻大于IKΩ時(shí),輸入電平就變?yōu)殚撝惦妷篣TH即為高電平,這樣即使輸入端不接高電平,輸入電壓也為高電平,影響了低電平的輸入。所以對(duì)于TTL電路多余輸入端的處理,應(yīng)采用以下方法:
[page]

TTL與門(mén)和與非門(mén)電路
 
對(duì)于TTL與門(mén)電路,只要電路輸入端有低電平輸入,輸出就是低電平。只有輸入端全為高電平時(shí),輸出才為高電平。對(duì)于TTL與非門(mén)而言,只要電路輸入端有低電平輸入,輸出就為高電平,只有輸入端全部為高電平時(shí),輸出才為低電平。根據(jù)其邏輯功能,當(dāng)某輸入端外接高電平時(shí)對(duì)其邏輯功能無(wú)影響,根據(jù)這一特點(diǎn)應(yīng)采用以下四種方法:將多余輸入端接高電平,即通過(guò)限流電阻與電源相連接;根據(jù)TTL門(mén)電路的輸入特性可知,當(dāng)外接電阻為大電阻時(shí),其輸入電壓為高電平,這樣可以把多余的輸入端懸空,此時(shí)輸入端相當(dāng)于外接高電平;通過(guò)大電阻(大于1kΩ)到地,這也相當(dāng)于輸入端外接高電平;當(dāng)TTL門(mén)電路的工作速度不高,信號(hào)源驅(qū)動(dòng)能力較強(qiáng),多余輸入端也可與使用的輸入端并聯(lián)使用。
 
TTL或門(mén)、或非門(mén)
 
對(duì)于下TTL或門(mén)電路,邏輯功能是只要輸入端有高電平輸出端就為高電平,只有輸入端全部為低電平時(shí),輸出端才為低電平,TTL或非門(mén)電路,邏輯功能是只要輸入端有高電平,輸出端就為低電平,只有輸入端全部為低電平時(shí),輸出才為高電平,根據(jù)上述邏輯功能,TTL或門(mén)、或非門(mén)電路多余輸入端的處理應(yīng)采用以下方法:接低電平;接地;由TTL輸入端的輸入伏安特性可知,當(dāng)輸入端接小于IKΩ的電阻時(shí)輸入端的電壓很小,相當(dāng)于接低電平,所以可以通過(guò)接小于IKΩ(500Ω)的電阻到地。
 
三態(tài)門(mén)之高阻態(tài)的理解
 
高阻態(tài)這是一個(gè)數(shù)字電路里常見(jiàn)的述語(yǔ),指的是電路的一種輸出狀態(tài),既不是高電平也不是低電平,如果高阻態(tài)再輸入下一級(jí)電路的話(huà),對(duì)下級(jí)電路無(wú)任何影響,和沒(méi)接一樣,如果用萬(wàn)用表測(cè)的話(huà)有可能是高電平也有可能是低電平,其電壓值可以浮動(dòng)在高低電平之間的任意數(shù)值上,隨它后面所接的電路而定。
 
高阻態(tài)的實(shí)質(zhì)
 
電路分析時(shí)高阻態(tài)可做開(kāi)路理解??梢园阉醋鬏敵觯ㄝ斎耄╇娮璺浅4?,極限可以認(rèn)為懸空(也就是說(shuō)理論上高阻態(tài)不是懸空),它是對(duì)地或?qū)﹄娫措娮铇O大的狀態(tài)。而實(shí)際應(yīng)用上與引腳的懸空幾乎是一樣的。當(dāng)門(mén)電路的輸出上拉管導(dǎo)通而下拉管截止時(shí),輸出為高電平;反之就是低電平;如上拉管和下拉管都截止時(shí),輸出端就相當(dāng)于浮空(沒(méi)有電流流動(dòng)),其電平隨外部電平高低而定,即該門(mén)電路放棄對(duì)輸出端電路的控制。
 
懸空
 
就是邏輯器件的輸入引腳即不接高電平,也不接低電平。由于TTL邏輯器件的內(nèi)部結(jié)構(gòu),當(dāng)它輸入引腳懸空時(shí),相當(dāng)于該引腳接了高電平。一般實(shí)際運(yùn)用時(shí),引腳不建議懸空,易受干擾。對(duì)于TTL或非門(mén)接地處理,對(duì)于TTL與非門(mén)可以懸空或接高電平。至于COMS不能懸空,那是因?yàn)镃OMS的柵極和襯底是被二氧化硅隔開(kāi),它比較脆弱,只能承受幾百伏的電壓,而靜電能達(dá)到上千伏,COMS懸空時(shí)電壓為VDD/2。
 
由于TTL集成電路的低電平驅(qū)動(dòng)能力比高電平驅(qū)動(dòng)能力大得多,所以常用低電平有效OC門(mén)輸出的七段譯碼器來(lái)驅(qū)動(dòng)。
 
本篇文章介紹了在邏輯IC中CMOS和TTL出現(xiàn)多余輸入端的解決方法,并且對(duì)每種情況進(jìn)行了較為詳細(xì)的說(shuō)明,希望大家能從本文得到有用的知識(shí),解決輸入端多余的問(wèn)題。
要采購(gòu)晶體么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉