【導(dǎo)讀】相信你們在設(shè)計電路中經(jīng)常會碰到有時序要求的電路，比如說FPGA數(shù)字電路的供電，比如我們給模擬放大器的供電，等等。通常來說，我們有sequencers這種產(chǎn)品，其中又分為模擬時序控制芯片和數(shù)字時序控制芯片；模擬時序控制芯片，將電源輸出電壓作為輸入信號，實時監(jiān)測電源輸出，當(dāng)電源輸出達到閾值時，會給一個類似于power good的電平信號，這樣可以將這個電平信號控制下一級電源的EN，從而控制下一級電源電路的開啟，從而達到時序控制的目的。
下圖以ADI 模擬時序控制芯片ADM1085為例，如圖一。數(shù)字時序電路類似，通常是將已經(jīng)寫好的狀態(tài)機儲存在EEPROM中，上電了就能讓狀態(tài)機控制時序。
圖一 ADM1085時序控制電路
隨著GaAs技術(shù)的不斷提升，其高頻低噪聲的特點被人們發(fā)現(xiàn)，從而廣泛的應(yīng)用于衛(wèi)星通訊、微波點對點連線、雷達系統(tǒng)等地方，從應(yīng)用上說，我們的放大器的頻帶可以做的越來越寬，噪聲也做得越來越好，但是他有一個比較大的缺點，需要負壓供電，并且需要控制好負壓供電的時序，時序控制的不好，很容易燒毀放大器，而這種寬頻放大器的成本通常很高，所以時序控制電路的設(shè)計就至關(guān)重要，如圖2，是一種工作在26.5G的LNA的供電時序要求。
通常來說，以上通用的時序控制電路，基本上都是控制正電源的時序控制，目前對負壓時序控制的電路基本上比較少，并且上電時序和斷電時序要求不一樣，所以目前基于這種特殊時序電路的研究就迫在眉睫，本文將以ADI低噪聲，電流型LDO， LT3042為例，探討LT3042為這種寬頻放大器供電時序的可行性。
Power good，顧名思義，就是電源OK的意思，由于現(xiàn)在電源產(chǎn)品的集成度越來越高，通常將power good功能集成在電源里面，一般的DCDC，會監(jiān)控輸出電壓，當(dāng)輸出電壓達到90%以上的設(shè)定值時，會讓PG電平為高，我們直接用一個上拉電阻將PG與Vout連接起來就能使PG為高電平，從而給下一級電源一個使能信號，類似于我們上面講到的模擬sequencer的控制原理。
圖2 GaAs寬頻放大器的供電時序
LT3042是一款超低噪聲的電流型LDO，由于內(nèi)部集成了低噪聲電流源，直接用一個外部電阻就能控制輸出電壓，這種控制方式最大的優(yōu)勢是噪聲，PSRR，環(huán)路增益都與輸出電壓無關(guān)，不隨輸出電壓變化而變化，并且實現(xiàn)超低噪聲，相比于電壓型基準，電流型基準沒有反饋電阻環(huán)路，輸出噪聲大幅度降低。目前此芯片輸出噪聲低至0.8μVRMS (10Hz to 100kHz), Ultrahigh PSRR: 79dB at 1MHz，支持多相并聯(lián)輸出，可多片多相輸出大電流，目前我們基于LT3042架構(gòu)，最高單片輸出1A的LDO為LT3041，LT3042單片輸出200mA，基于超低噪聲，超高的PSRR，LT3042非常適合給RF LNA供電。咱們來看看LT3042的功能框圖，如圖三所示。
在系統(tǒng)框圖里面，有100uA的精密電流源，Set管腳這里需外接一個精密電阻，電流源和此精密電阻構(gòu)成精密基準源，輸出電壓與此基準源比較，當(dāng)輸出電壓與基準電壓相等時，電壓輸出穩(wěn)態(tài)，此時QPWR 管工作在線性區(qū)。為了輸出電壓穩(wěn)定和低噪聲起見，Set管腳通常會對地加一個4.7uF的電容，通常這個電容會使輸出電壓啟動時間變長，為了實現(xiàn)快速啟動，內(nèi)部集成了2mA的電流源，在輸出電壓達到設(shè)定值之前加快電壓啟動，輸出電壓分壓與300mV的內(nèi)部基準電壓源比較，當(dāng)PGFB管腳電壓達到300mV時，關(guān)掉2mA的電流源，實現(xiàn)輸出電壓為100uA*Rset，并且實現(xiàn)PGFB電壓可調(diào)的功能，現(xiàn)在讓我們來用LTspice仿真下使能Fast Start-Up和不使能Fast Start-Up的對比。如圖四，不使能Fast Start-Up；圖五，使能Fast Start-Up。
圖3 LT3042的功能框圖
圖4 不使能Fast Start-Up
圖5 使能Fast Start-Up，截止點在輸出電壓為3.27V（可調(diào)）
那么如何實現(xiàn)圖2所要求的的電源時序控制呢，我們將利用VDD2電源的powergood去使能VSS2，另外利用LT3042的輸出緩啟動達到滯后VSS2的目的，我們看看效果如何，電路圖如圖六。
圖6 放大器供電電源圖
圖7 上電過程，VDD2率先穩(wěn)定，VSS2其次，大概1ms VDD2達到輸出電壓，VSS2達到90%輸出
圖8，上電過程，VDD1大概需要3.5S左右達到預(yù)定輸出電壓，此時快速啟動關(guān)閉
由上面的仿真分析可以看到，上電過程不存在問題，上電順序為VDD2,VSS2,VDD1。我們后續(xù)在設(shè)計放大器供電時序可以參照這種方案，全部都是硬件控制，無需處理器給控制信號，簡化了我們的硬件電路設(shè)計。
由于現(xiàn)在電源的集成度越來越高，集成的功能越來越多，供我們選擇的硬件方案也越來越多，我們可以根據(jù)我們應(yīng)用的需要，選擇最適合我們的電源方案設(shè)計。
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進行處理。
推薦閱讀：
雙頻天線提升物聯(lián)網(wǎng)設(shè)備收訊能力且市場增長迅速
優(yōu)化數(shù)據(jù)中心中間總線電壓，顯著提高系統(tǒng)效率，降低能源成本
汽車EMI/EMC測試標(biāo)準ISO7637-2詳解
