本文重點(diǎn)介紹近些年微波電路設(shè)計(jì)取得的進(jìn)步，這意味著現(xiàn)在采用硅芯片技術(shù)中的低相位噪聲VCO可以覆蓋一個(gè)倍頻程范圍。在這樣的IC上集成輸出分頻器可以支持幾個(gè)低頻倍頻程范圍，輸出集成倍頻器則支持單個(gè)IC生成高達(dá)32 GHz的頻率。隨著小數(shù)N分頻PLL頻率合成器技術(shù)的進(jìn)步，現(xiàn)在微波頻率范圍rms抖動(dòng)可低至60fs，具備無(wú)限小的頻率分辨率和極小的雜散信號(hào)。低插入損耗寬帶濾波器可以和這些集成PLL/VCO IC配合使用，以提高整個(gè)系統(tǒng)的頻譜性能，大大降低了微波和毫米波本地振蕩器帶來(lái)的相關(guān)挑戰(zhàn)。

  

簡(jiǎn)介

 

本地振蕩器(LO)是現(xiàn)代通信、汽車(chē)、工業(yè)和儀器儀表應(yīng)用中的關(guān)鍵組件。無(wú)論從基帶到RF實(shí)施上變頻還是反過(guò)來(lái)的下變頻，為汽車(chē)?yán)走_(dá)、材料檢測(cè)應(yīng)用生成掃頻，或者為上述應(yīng)用電路的構(gòu)建和測(cè)試而開(kāi)發(fā)儀器儀表，我們生活的很多方面都存在LO。電路和工藝技術(shù)的進(jìn)步已幫助降低了此類(lèi)電路的成本、復(fù)雜性和面積；與過(guò)去需要更廣泛地混合使用有源和無(wú)源技術(shù)相比，現(xiàn)代集成電路大大降低了LO的設(shè)計(jì)難度。

 

過(guò)去，適用于GSM等2G通信應(yīng)用的大部分LO都使用與ADI公司的ADF4106類(lèi)似的整數(shù)N分頻PLL，以及窄帶T封裝VCO（例如VCO190-1846T）。在大多數(shù)情況下，這些VCO的高品質(zhì)因素(Q)使其非常易于滿足該嚴(yán)苛標(biāo)準(zhǔn)下的相位噪聲規(guī)格。那時(shí)的手機(jī)一般只支持一種無(wú)線標(biāo)準(zhǔn)，標(biāo)準(zhǔn)本身的數(shù)據(jù)速率也有限（雖然2G網(wǎng)絡(luò)出色的覆蓋率幫助手機(jī)獲得了廣泛的市場(chǎng)認(rèn)可）?；綥O一般是使用多種IC和VCO子模塊組合而成的模塊，如圖1所示。

 

圖1. 適用于無(wú)線通信的LO模塊。

 

對(duì)無(wú)線數(shù)據(jù)速率以及與不同的全球無(wú)線標(biāo)準(zhǔn)兼容性的需求不斷提高，促進(jìn)了寬帶VCO的發(fā)展，與窄帶VCO相比，寬帶VCO有助于實(shí)現(xiàn)更寬的頻率覆蓋范圍，支持更多的新可用頻譜。支持這種數(shù)據(jù)吞吐量的微波回程網(wǎng)絡(luò)也承受著壓力，需要支持高階調(diào)制率，可針對(duì)不同范圍和標(biāo)準(zhǔn)進(jìn)行配置，同時(shí)幫助網(wǎng)絡(luò)提供商降低工程難度，提高投資回報(bào)率。為了支持這些網(wǎng)絡(luò)開(kāi)發(fā)，典型的信號(hào)分析儀使用了龐大笨重的釔鐵石榴石(YIG)振蕩器，以及使用類(lèi)似技術(shù)的笨重濾波器。

 

VOC改進(jìn)

 

開(kāi)發(fā)集成硅芯片微波VCO面臨的最大技術(shù)挑戰(zhàn)是可用晶圓制造工藝中的Q值有限。在許多情況下，繞線電感（用于T封裝VCO中）的Q值可能從數(shù)百的典型值降至剛剛超過(guò)10，因Leeson方程的限制，Q值會(huì)嚴(yán)重影響相位噪聲，根據(jù)此方程，相位噪聲LPM（公式1）與VCO Q值成平方反比，和輸出頻率成平方正比關(guān)系。

 

 

基于砷化鎵(GaAs)或鍺硅(SiGe)制造的寬帶單核VCO通過(guò)將VCO的調(diào)諧端口范圍從5V（大部分硅基PLL電荷泵可用的典型電壓）擴(kuò)展至15V、甚至30V來(lái)解決范圍與噪聲的問(wèn)題。這意味著，諧振器Q可以保持不變，但擴(kuò)展的變?nèi)荻O管可調(diào)諧性可以提供更廣泛的調(diào)諧范圍，但不會(huì)惡化相位噪聲。這種更高調(diào)諧范圍帶來(lái)的挑戰(zhàn)，可以通過(guò)使用有源低通濾波器以將電荷泵電壓（典型值為5V）轉(zhuǎn)換為15 V或30 V來(lái)解決（參見(jiàn)圖2中HMC733的調(diào)諧范圍）。這些有源濾波器需要使用高壓低噪聲運(yùn)算放大器。所以，典型的微波LO將由PLL（如ADF4106），運(yùn)算放大器以及GaAsVCO組成，在很多情況下，還需要一個(gè)外部分頻器，將VCO信號(hào)分頻至PLL允許的最大輸入頻率（對(duì)于ADF4106，為6 GHz）。GaAs VCO一般在S頻段和更高頻段下運(yùn)行，因?yàn)橹C振器電路一般在2GHz以上提供最佳性能。設(shè)計(jì)電路板時(shí)更要格外小心，這需要熟知電源、模擬以及RF和微波領(lǐng)域?qū)I(yè)知識(shí)。PLL濾波器的設(shè)計(jì)及其性能仿真都需要具備豐富的控制理論和噪聲建模經(jīng)驗(yàn)，并且需要熟悉每個(gè)組件。完成這些任務(wù)所需的經(jīng)驗(yàn)并不容易獲得，一般只有從事硬件設(shè)計(jì)工作幾十年的資深人士才具備。

 

圖2. HMC733調(diào)諧范圍。

 

目前有多種技術(shù)可以解決低Q值問(wèn)題。在類(lèi)似ADF4360的產(chǎn)品系列中，裸片（粘接到焊盤(pán)上）表面焊線的Q值大約為30。厚金屬電感也可以改善Q值，改進(jìn)變?nèi)荻O管Q也有助于大幅提高諧振器Q值，從而進(jìn)一步改善相位噪聲性能。適合制造高頻率VCO和N分頻器電路的BiCMOS工藝，以及用于開(kāi)關(guān)各種電容的CMOS邏輯電路，這些意味著寬帶PLL和VCO IC切實(shí)可行，其小巧的尺寸和更寬的頻率范圍則使其迅速得到無(wú)線市場(chǎng)的認(rèn)可。

 

許多寬帶LO都采用了這種方法。覆蓋整個(gè)倍頻范圍的VCO很有優(yōu)勢(shì)，這是因?yàn)橐唤M分頻器可生成的頻率范圍只受最低可用VCO頻率和最高可用分頻比限制。采用硅芯片工藝的VCO設(shè)計(jì)取得了重 大突破，通過(guò)開(kāi)關(guān)不同的電容組，可以將VCO范圍劃分為多個(gè)子頻段。這支持實(shí)現(xiàn)更廣泛的頻率覆蓋范圍，無(wú)需通過(guò)降低振蕩器諧振器Q值來(lái)犧牲相位噪聲，同時(shí)支持使用電壓較低的電荷泵，所以無(wú)需使用額外的運(yùn)算放大器，其需要更高的電源電壓軌。進(jìn)一步改善可將VCO頻段的數(shù)量從數(shù)十個(gè)增加到數(shù)百個(gè)，甚至在單片IC上開(kāi)發(fā)其他單獨(dú)的重疊VCO內(nèi)核（按需進(jìn)行開(kāi)關(guān)），從而進(jìn)一步優(yōu)化相位噪聲，例如ADF4371（圖3）。從圖2中HMC733的單核VCO與圖3的ADF4371的多頻段VCO之間，可以看出明顯的不同。

 

圖3. ADF4371頻率與VTUNE的關(guān)系。

 

從圖2的頻率與VTUNE關(guān)系圖中可以看出，HMC733調(diào)諧電壓與輸出頻率成正比，而在圖3中，調(diào)諧電壓基本上在VTUNE的1.65V目標(biāo)值的幾百毫瓦以內(nèi)。智能頻段選擇邏輯或自動(dòng)校準(zhǔn)電路意味著用戶無(wú)需針對(duì)頻率開(kāi)發(fā)頻段查找表，且存在足夠裕量，可以保證在電源電壓范圍，尤其是溫度電壓范圍內(nèi)可靠運(yùn)行。

 

PLL改進(jìn)

 

實(shí)現(xiàn)更高的數(shù)據(jù)速率需要具有更低的向量誤差調(diào)制(EVM)速率（圖4），這主要取決于窄帶無(wú)線應(yīng)用中PLL頻率合成器的帶內(nèi)相位噪聲貢獻(xiàn)；使用200kHz信道柵提供1.8GHz輸出需要很高的N(9000)，因而N分頻器的20log(N)貢獻(xiàn)會(huì)在頻段內(nèi)產(chǎn)生嚴(yán)重影響。高階調(diào)制速率（例如64QAM）需要更低的EVM，這會(huì)推動(dòng)開(kāi)發(fā)、采用和部署小數(shù)N分頻頻率合成器，比如ADF4153A和ADF4193,這會(huì)使信道柵與PFD頻率無(wú)關(guān)，從而大幅降低帶內(nèi)噪聲。將ADF4106和ADF4153A進(jìn)行比較（比較圖5和圖6），可以明顯看出這一優(yōu)勢(shì)，在1kHz頻偏下，帶內(nèi)噪聲從–90dBc/Hz降至–105dBc/Hz。我們使用ADIsimPLL™來(lái)計(jì)算，它可以對(duì)ADI公司的所有PLL產(chǎn)品進(jìn)行了仿真。

 

圖4. 相位誤差QPSK。

 

圖5. 帶VCO-1901846T的整數(shù)N分頻ADF4106。

 

圖6. 帶VCO-1901846T的小數(shù)N分頻ADF4153A。

 

小數(shù)N分頻還具有額外的優(yōu)勢(shì)，由于PFD頻率更高，支持的環(huán)路帶寬更寬，因此鎖定時(shí)間更短。利用多個(gè)電荷泵失調(diào)電流和∑-?擾動(dòng)功能，可將小數(shù)N雜散降低到可接受的水平。ADF4193和 ADF4153A分別支持26MHz和32MHz PFD頻率，更高的PFD頻率也允許用戶進(jìn)一步降低N，由于整數(shù)邊界雜散(IBS)的發(fā)生率和影響較小，因此可進(jìn)一步改善EVM并簡(jiǎn)化頻率規(guī)劃。ADF4371采用的最新PLL拓?fù)渲С指哌_(dá)160MHz的PFD頻率。小數(shù)N分頻器件頻率分辨率的改善（小數(shù)調(diào)制器從12位分辨率增加到39位分辨率）也意味著PLL可用于生成幾乎所有分辨率達(dá)到毫赫(MHz)，且精度極高的頻率。

 

圖7. ADF4371。

 

過(guò)去，使用小數(shù)N分頻器件遇到的主要阻礙在于存在很高的小數(shù)雜散，這些雜散由∑-?調(diào)制器生成，會(huì)降低頻譜純度，因此需要工程師付出更多努力，以減少或消除其影響。由于ADF4371具有較低的小數(shù)雜散，并且沒(méi)有整數(shù)邊界，所以干凈頻譜意味著可以花費(fèi)更少時(shí)間來(lái)研究、調(diào)試，或者從一定程度上消除了這些煩人的頻率生成偽影帶來(lái)的影響。較低的帶內(nèi)整數(shù)邊界雜散(–55dBc)意味著一旦經(jīng)PLL濾波器濾波，雜散就可以得到有效衰減。例如，如果將40kHz濾波器用于400 kHz信道柵，那么濾波器提供35dB衰減意味著距離整數(shù)邊界最近信道的雜散為–90dBc。能夠使用高達(dá)160MHz的高PFD頻率意味著整數(shù)邊界出現(xiàn)的幾率更低，相比使用32MHz PFD頻率，使用160MHz PFD頻率時(shí)，其幾率低5倍。

 

由于PFD頻率和頻率分辨率的提高，PLL品質(zhì)因數(shù)(FOM)也有顯著提升，例如從ADF4153的–216dBc/Hz提高到ADF4371的–233dBc/Hz（小數(shù)模式）。將圖5和圖7中的ADIsimPLL曲線進(jìn)行比較，ADF4106在整數(shù)模式下，采用200kHz PFD頻率設(shè)置，10kHz環(huán)路帶寬，生成1.85GHz輸出，而ADF4371則采用160MHz PFD頻率設(shè)置，150kHz環(huán)路帶寬。可以看出，在1kHz頻偏時(shí)存在20dB的差異，PLL頻率合成器技術(shù)取得明顯進(jìn)步。

 

同時(shí)可以看出，存在著1ps和51fs的集成rms相位抖動(dòng)的差異。值得注意的是，與過(guò)去由電感Q決定rms噪聲性能相比，帶內(nèi)噪聲的大幅改善（通過(guò)低FOM和小數(shù)N分頻實(shí)現(xiàn)）允許用戶將環(huán)路濾波器帶寬增加至150kHz，從而抑制此帶寬內(nèi)的VCO噪聲，并降低10kHz至100kHz范圍內(nèi)的惡化，后者一般決定rms噪聲。為實(shí)現(xiàn)這一帶內(nèi)相位噪聲的改善目標(biāo)，采用更高規(guī)格的PLL頻率參考源至關(guān)重要，通過(guò)改進(jìn)此類(lèi)方法的性能和靈活性，大多數(shù)用戶都能接受這種權(quán)衡考量方案。在某些情況下，新型小數(shù)N分頻PLL提供的更低帶內(nèi)噪聲可以和使用偏移或轉(zhuǎn)換環(huán)路的PLL的結(jié)果相匹敵，后者在VCO至PFD的反饋路徑中使用了混頻器，可大大簡(jiǎn)化要求嚴(yán)苛應(yīng)用的頻率生成。

 

ADF4371VCO的基波頻率范圍為4GHz至8GHz，這是考慮了制造設(shè)備所使用的SiGe工藝的VCO相位噪聲性能的最佳點(diǎn)。為了生成更高頻率，我們使用了倍頻器。通過(guò)重新設(shè)計(jì)VCO來(lái)實(shí)現(xiàn)雙倍頻率范圍存在一定問(wèn)題，因?yàn)樵肼暤慕档头雀哂谕ㄟ^(guò)擴(kuò)展VCO的頻率范圍所預(yù)期的6dB。所以，采用了倍頻器，它將VCO范圍從8GHz擴(kuò)展到16GHz，還采用了四倍頻器，將4GHz至8GHz的VCO范圍擴(kuò)展到16GHz至32GHz。在每種情況下，倍頻器都會(huì)帶來(lái)一些頻率噪聲，包括VCO饋通，以及2×、3×和5×VCO頻率。為了降低濾波要求，每個(gè)倍頻器電路都包含跟蹤濾波器，以調(diào)諧輸出，最大限度提高了所需頻率與頻率噪聲的功效比。雙倍輸出的次諧波抑制一般低至45dB，四部輸出則低至35dB。

 

寬帶工作

 

從之前所示的窄帶示例中，可以看出新型PLL/VCO技術(shù)優(yōu)勢(shì)明顯，但與使用HMC733VCO的HMC704PLL生成寬帶頻率相比，使用ADF4371還可以更進(jìn)一步改善。用戶使用分立式解決方案時(shí)面臨諸多挑戰(zhàn)，其目標(biāo)是生成20GHz至29GHz的干凈可變LO。

 

首先，HMC733VCO的輸出功率必須在板上分配，并分頻至適合HMC704的頻率，所以必須使用外部分頻器（如(HMC492)，將10GHz至14.5GHz范圍分頻至HMC704允許的5GHz至7.25GHz。

 

然后，必須使用倍頻器（如HMC576）將10GHz至15GHz頻率范圍倍增至20GHz至30GHz。

 

需要使用有源低通濾波器來(lái)生成HMC733所需的調(diào)諧電壓。本示例使用ADA4625-1。這也要求運(yùn)算放大器的電源電壓高到足以生成所需的調(diào)諧調(diào)壓（在本例中，為15 V）。

 

調(diào)諧靈敏度的變化必須在整個(gè)VCO頻率范圍內(nèi)進(jìn)行補(bǔ)償。這通常通過(guò)調(diào)節(jié)電荷泵電流，以保持電荷泵增益和VCO增益的乘積來(lái)實(shí)現(xiàn)。

 

HMC576倍頻器之后的VCO饋通約為–20dBc。ADF4371的調(diào)諧濾波器會(huì)將倍頻器產(chǎn)生的不必要的頻率抑制在35 dBc。這大大簡(jiǎn)化了后續(xù)濾波。

 

圖8. 分立式PLL/VCO倍頻器解決方案。

 

相比之下，ADF4371 PLL/VCO開(kāi)箱即用，只需使用一個(gè)高品質(zhì)的外部參考頻率源，即可生成此頻率。可以復(fù)制 EV-ADF4371SD2Z的布局，同時(shí)復(fù)制相應(yīng)的電源管理解決方案。環(huán)路濾波器的設(shè)計(jì)也會(huì)明顯簡(jiǎn)化，因?yàn)椴恍枰罱K用戶補(bǔ)償靈敏度(kV)的變化，也無(wú)需使用有源濾波器元件。用戶無(wú)需花費(fèi)數(shù)周時(shí)間來(lái)選擇器件，也無(wú)需花費(fèi)大量時(shí)間來(lái)為每個(gè)分立式組件構(gòu)建仿真模型，他們可以直接使用ADIsimPLL來(lái)設(shè)計(jì)和仿真預(yù)期的性能，并通過(guò)ADF4371評(píng)估板來(lái)評(píng)估獲取準(zhǔn)確的預(yù)期結(jié)果，因?yàn)樵u(píng)估結(jié)果與仿真性能非常接近。更少的組件數(shù)量和更高的集成水平能夠大幅改善系統(tǒng)的尺寸和重量，此外，也會(huì)大幅改善系統(tǒng)性能，計(jì)算得出的ADF4371集成rms抖動(dòng)為60fs，而分立式解決方案的抖動(dòng)為160fs。從圖9可以看出，組件數(shù)量和電路板面積均明顯節(jié)省，如果不包括必要的退耦電容和其他所需的無(wú)源器件，有源器件和功率分路器的總面積相當(dāng)于96mm2，而ADF4371僅49mm2。用戶也可以根據(jù)需要為VCO選擇3.3V電源，以節(jié)省功率。

 

圖9. ADF4371框圖。

 

在基波VCO模式下，ADF4371的頻譜純度達(dá)到最高，無(wú)用雜散（非帶內(nèi)）僅限于VCO諧波。對(duì)于許多轉(zhuǎn)換器時(shí)鐘應(yīng)用，方波本身的特性不會(huì)造成問(wèn)題，可能確實(shí)合乎需要，但對(duì)于儀器儀表應(yīng)用來(lái)說(shuō)，寬帶雜散頻率一般必須低于50dBc。可調(diào)諧波濾波器可幫助消除這些諧波，專門(mén)設(shè)計(jì)的ADMV8416/ADMV8432非常適合對(duì)ADF4371的輸出進(jìn)行濾波。

 

ADMV8432是一款可調(diào)諧帶通濾波器，指定中心工作頻率范圍為16GHz至32Ghz，典型 3dB帶寬為18%，典型插入損耗為9dB，寬帶抑制大于30dB，專為配合ADF4371四倍頻器輸出使用而設(shè)計(jì)。ADMV8416也是一款可調(diào)諧帶通濾波器，工作頻率范圍為7GHz至16GHz，典型 3dB帶寬為16%，典型插入損耗為8dB，寬帶抑制大于30dB，可配合ADF4371倍頻器輸出使用。

 

圖10. ADF4371 20 GHz輸出。

 

 

圖11. 使用ADMV8432濾波器的ADF4371 20 GHz輸出。

 

ADMV8416/ADMV8432均采用雙重疊頻段結(jié)構(gòu)，帶內(nèi)部RF開(kāi)關(guān)，可以實(shí)現(xiàn)更寬的頻率覆蓋范圍，同時(shí)保持出色的抑制性能。頻段選擇通過(guò)對(duì)所需的電平轉(zhuǎn)換器實(shí)施數(shù)字邏輯控制來(lái)實(shí)現(xiàn)。電平轉(zhuǎn) 換器確保內(nèi)部RF開(kāi)關(guān)會(huì)進(jìn)行相應(yīng)的偏置，以獲得高于+34dBm的最佳輸入三階交調(diào)截點(diǎn)(IIP3)。

 

在每個(gè)工作頻段內(nèi)，可調(diào)諧濾波器通過(guò)0V至15V的模擬控制電壓進(jìn)行控制，消耗的電流不到1µA。這種控制電壓一般通過(guò)DAC和運(yùn)算放大器驅(qū)動(dòng)電路生成。例如AD5760DAC后接ADA4898運(yùn)算放大器，可以為濾波器提供相對(duì)較快的調(diào)諧速度和低噪聲驅(qū)動(dòng)電壓。如果調(diào)諧速度不太重要，則可以將DAC直接驅(qū)動(dòng)至濾波器的調(diào)諧端口。

 

考慮到這些模擬調(diào)諧濾波器的性能指標(biāo)，可以在犧牲少量輸出功率的情況下，去除ADF4371頻率合成器倍頻器和四倍頻器輸出中的無(wú)用諧波成分。雖然為了解決插入損耗問(wèn)題，可能需要額 外的放大級(jí)，但濾波器一般比分立式開(kāi)關(guān)組解決方案要小，尤其在需要寬帶可調(diào)諧性的情況下。此外，頻率合成器的雜散電平在濾波前一般為–35dBc，濾波后可以達(dá)到–55dBc。未濾波且 未使用的輸出的耦合可能會(huì)影響?zhàn)佂ǎ瑯?gòu)建模型時(shí)應(yīng)該非常小心，以實(shí)現(xiàn)濾波器IC的全阻帶抑制。

 

結(jié)論

 

隨著相關(guān)工藝、電路和封裝技術(shù)的各種創(chuàng)新，頻率生成技術(shù)不斷發(fā)展，能夠?yàn)橛脩籼峁┍纫郧暗姆至⑹浇鉀Q方案的體積更小、功能和性能更出色的解決方案。寬帶頻率工作趨勢(shì)推動(dòng)了新款I(lǐng)C的開(kāi)發(fā)，即覆蓋多個(gè)倍頻率，頻率范圍高達(dá)32GHz。寬帶PLL/VCO提供了很高的靈活性和簡(jiǎn)潔性，可以幫助最終用戶大幅縮短設(shè)計(jì)時(shí)間和加快上市時(shí)間。

 

對(duì)頻譜純度的需求推動(dòng)濾波IC不斷創(chuàng)新，這些IC與新開(kāi)發(fā)的頻率合成器IC配合使用，可以提供現(xiàn)代無(wú)線應(yīng)用所需的低相位噪聲和高頻譜純度毫米波信號(hào)源。用戶可以使用免費(fèi)的仿真工具ADIsimPLL來(lái)評(píng)估和比較PLL性能，還可以使用簡(jiǎn)單易用、具有直觀界面的快速行為模型幫助進(jìn)行組件選型。這款工具為設(shè)計(jì)工程師節(jié)省了大量時(shí)間，使他們無(wú)需構(gòu)建大量不同領(lǐng)域的數(shù)學(xué)模型來(lái)預(yù)測(cè)性能。

 

 

推薦閱讀：