你的位置:首頁 > 電源管理 > 正文

強魯棒性低側柵極驅動電路設計指南

發(fā)布時間:2022-03-26 來源:TI 責任編輯:wenwei

【導讀】隨著新能源時代的到來,車載充電機(OBC)以及光伏逆變器(PV inverter)等新能源應用帶來了數字控制開關電源的高速發(fā)展。


在開關電源的組成中,柵極驅動器作為連接控制級與功率級的橋梁,對系統(tǒng)的正常運行至關重要。在新能源汽車市場,尤其是關乎人身安全的車載充電器應用中,對柵極驅動器的可靠性的要求越來越高。本文以低側驅動器為例,列舉出在柵極驅動器的潛在失效風險以及對應的設計指南,以便提高柵極驅動器的可靠性。


同時本文也介紹了TI最新推出的 UCC27624是雙路低側柵極驅動器,,低至-10V輸入端口負壓承受能力以及強大的抗電流反灌能力,使得該芯片適合高噪聲和輔助供電變壓器驅動的應用場景;具有5A的驅動能力和最大30V的驅動電壓,高速低延遲的開關特性。能有效驅動金屬氧化物半導體場效應管(MOSFET)和絕緣柵雙極型晶體管 (IGBT)等功率開關 。


在UCC27524A-Q1的應用案例中,通常會有兩種失效現(xiàn)象:


1. 芯片外圍引腳無開短路和阻抗異常現(xiàn)象,但是OUTA、OUTB無輸出;

2. 芯片輸出引腳OUTA或OUTB出現(xiàn)對地、VDD供電短路或者阻抗偏低;


失效分析結果通常會顯示芯片內部邏輯電路或者是輸出功率級損壞,而這些損壞的原因往往指向外部應用電路設計。下面本文針對幾種常見的引起失效的原因進行說明并給出應對策略:


1645086553933552.png

UCC27524A-Q1內部框圖


VDD noise and pulse


如前所述,UCC27524A-Q1具有高驅動能力以及高速的開關特性。因此,在功率開關管導通以及關斷的瞬態(tài)過程中,會在VDD偏執(zhí)電壓供電回路產生較高di/dt,進而耦合線路中的寄生電感,產生電壓脈沖。如果電壓脈沖過高,則可能造成芯片損壞。


另一方面,VDD 經內部LDO給芯片內部電路供電。當VDD的電源噪聲過大, 則容易把噪聲傳導到內部電路,比如邏輯控制電路,從而引發(fā)電流尖峰,造成內部電路功耗以及應力增加,長期工作則容易損壞。


6.png


針對以上兩個問題,可通過以下方式得到更干凈的電源軌:


1. 盡可能靠近VDD引腳放置電容,以減小線路寄生電感;

2. VDD引腳需要兩種電容,一方面需要容值稍大的電容(比如1uF),穩(wěn)定電壓同時給驅動芯片提供能量。另一方面,考慮到電容的頻率特性,大容值電容由于材質以及封裝大小等原因,在高頻處反而呈現(xiàn)電感屬性。因此另外還需要小容值小封裝的貼片陶瓷電容(比如1uF),用于濾除高頻噪聲,而且小容值電容應更靠近VDD引腳。

 

Input negative voltage pulse


驅動輸入PWM信號通常由PWM控制器或者MCU提供,而這些器件由于系統(tǒng)限制,可能遠離驅動芯片。另一方面,驅動與功率管的放置也存在類似問題,因此功率地,驅動地以及控制地之間都存在一定寄生電感。而隨著開關電源功率以及開關速度的提升,di/dt也隨之迅速提升,耦合前述的寄生電感,則不同地之間的電平會有瞬態(tài)正負壓脈沖。其中,驅動輸入信號疊加這種地平面脈沖后,可能有超過輸入引腳耐壓的尖峰,從而損壞驅動芯片的輸入級。


1645086527523450.png


針對這個問題,可通過以下方法優(yōu)化設計:


1. 增大驅動電阻,從而降低開關速度,減小功功率級di/dt值。但這種方法增加了開關損耗,尤其隨著功率級開關頻率的提升,開關損耗占整機功耗比例越發(fā)顯著,因此需要權衡系統(tǒng)需求設計;

2. 優(yōu)化layout,盡可能把驅動,功率管以及控制器靠近放置,減小寄生電感;

3. 在驅動輸入引腳增加輸入RC低通濾波網絡,濾除相關高頻噪聲。選擇合適的時間常數,減小輸入波形畸變同時盡可能衰減目標頻率的噪聲。

 

OUTx voltage pulse


和前述輸入級風險類似,驅動芯片輸出級由于線路寄生電感以及高速的驅動電流瞬態(tài)過程,OUTx 引腳處會有正負壓脈沖。幸運的是,驅動芯片輸出級的內置mosfet體二極管可以在電壓脈沖產生時把能量續(xù)流到地或者VDD,從而一定程度增強了輸出級的電壓脈沖承受能力。但是考慮到體二極管的導通壓降較大,損耗較高。嚴重的電壓脈沖仍然有降低芯片壽命,甚至損壞芯片的風險。


針對這個問題,可通過以下方法優(yōu)化設計:


1. 類似前述問題,優(yōu)化layout,OUTx 引腳靠近功率開關的柵極放置從而減小寄生電感;

2. 選擇合適的鉗位二極管,并把它靠近放置在OUTx引腳,以便吸收脈沖能量,降低內部體二極管的損耗;

3. 在OUTx 引腳增加合適的磁珠,吸收高頻尖峰能量。

 

UCC27624


按照以上建議對低側柵極驅動芯片進行設計,可以大大提高電路工作的可靠性。同時,考慮到SiC MOSFET等寬禁帶開關器件的普及,在此類應用中,驅動電壓以及開關頻率提高,功率管對寄生參數更加敏感。為了覆蓋這種更惡劣的應用場景,簡化系統(tǒng)設計,TI推出的新一代低側柵極驅動芯片UCC27624針對以上提到的風險點,作出了相應優(yōu)化,大大提升了芯片的魯棒性:


1. 高達30V的VDD最大耐壓值,提升了安全裕度;

2. 提高了內部LDO的噪聲抑制能力,從而提升了芯片在噪聲環(huán)境中的魯棒性;

3. 低至-10V的輸入耐壓能力;

4. 更寬的輸出電壓脈沖承受能力,以及-5A的反向脈沖電流承受能力。

 

總結          


本文分析了低側柵極驅動器輸入,輸出以及供電級可能遇到的風險,并分別提出相應優(yōu)化措施,提高系統(tǒng)在日益惡劣的工況中運行的可靠性。另外,本文還介紹了TI 新一代柵極驅動器UCC27624針對這些風險作出的改進。有助于工程師設計出魯棒性更強的系統(tǒng)。


參考文獻


How to overcome negative voltage transients on low-side gate drivers' inputs


來源:TI,作者: Terry Liang



免責聲明:本文為轉載文章,轉載此文目的在于傳遞更多信息,版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題,請聯(lián)系小編進行處理。


推薦閱讀:


集成1700V SiC MOSFET車規(guī)高壓開關不僅是多個第一

SiC MOSFET模塊的硬并聯(lián)

ADALM2000實驗:CMOS模擬開關

集成驅動器!原來,GaN電源系統(tǒng)性能升級的奧秘在這里~

波反射——為何在RF設計中理解這個概念非常重要?

特別推薦
技術文章更多>>
技術白皮書下載更多>>
熱門搜索
?

關閉

?

關閉