【導(dǎo)讀】由于SiC 材料具有更高的擊穿場(chǎng)強(qiáng)、更好的熱穩(wěn)定性、更高的電子飽和速度及禁帶寬度，因此能夠大大提高功率器件的性能表現(xiàn)。相較于傳統(tǒng)的Si功率器件，SiC 器件具有更快的開(kāi)關(guān)速度，更好的溫度特性使得系統(tǒng)損耗大幅降低，效率提升，體積減小，從而實(shí)現(xiàn)變換器的高效高功率密度化。當(dāng)前碳化硅功率器件主要在新能源汽車(chē)的車(chē)載充電機(jī)、充電樁、計(jì)算機(jī)電源、風(fēng)電逆變器、光伏逆變器、大型服務(wù)器電源、空調(diào)變頻器等領(lǐng)域，根據(jù)Yole估計(jì)，未來(lái)市場(chǎng)將有每年30% 左右的高速增長(zhǎng)。為此，派恩杰推出1700V,1200V,650V各種電壓等級(jí)SiC MOSFET以應(yīng)對(duì)市場(chǎng)需求。在從硅器件到碳化硅器件使用轉(zhuǎn)變過(guò)程中，客戶(hù)常常會(huì)遇到一些疑問(wèn)或者使用問(wèn)題，為此，派恩杰針對(duì)客戶(hù)的問(wèn)題進(jìn)行歸納總結(jié)并分享一些解決辦法。
圖1 SiC功率器件市場(chǎng)預(yù)測(cè)
SiC 器件目前的性?xún)r(jià)比怎么樣？
SiC器件本身要比Si器件貴，但使用了SiC器件后系統(tǒng)損耗大幅減小而耐高溫能力提高，器件導(dǎo)熱率更高，因此可以減小散熱體積和成本；通過(guò)提高頻率可以減小磁性器件的體積從而降低成本；由于功率密度的提高系統(tǒng)機(jī)械成本也可減少?？傊捎肧iC器件后系統(tǒng)綜合成本減小，且隨著SiC器件需求和產(chǎn)能不斷提升，SiC器件本身價(jià)格也在不斷下降。
圖2 SiC方案與Si方案系統(tǒng)成本對(duì)比
如何選擇合適的SiCMOSFE驅(qū)動(dòng)IC ？
1、由于SiCMOSFET的dv/dt通?？蛇_(dá)30V/ns~80V/ns,因此派恩杰推薦驅(qū)動(dòng)IC的抗干擾性CMTI>=100V/ns，此外為了防止dv/dt通過(guò)極間電容耦合到原邊產(chǎn)生共模電流，因此要求驅(qū)動(dòng)IC極間電容最好小于2pF
2、SiC MOSFET的開(kāi)關(guān)頻率通常很高，因此死區(qū)時(shí)間要求更短，為此驅(qū)動(dòng)IC的傳輸匹配延時(shí)要盡量小，派恩杰推薦小于50ns
3、驅(qū)動(dòng)電流的大小與開(kāi)關(guān)器件工作速度密切相關(guān)，為適應(yīng)高頻應(yīng)用快速開(kāi)通關(guān)斷的需求,派恩杰的SiCMOSFET推薦驅(qū)動(dòng)IC峰值電流不小于4A
4、為了防止發(fā)生誤開(kāi)通，通常推薦采用帶有源米勒鉗位功能的驅(qū)動(dòng)IC
如何解決SiC MOSFET的橋臂串?dāng)_問(wèn)題？
所謂橋臂串?dāng)_是指由于SiC器件速度很快，高速變化的dv/dt通過(guò)米勒電容CGD耦合到門(mén)極產(chǎn)生誤動(dòng)作。
解決橋臂串?dāng)_的方法包括三個(gè)方面：
1、器件方面：提高門(mén)極閾值電壓，減小CGD/CGS 比值；
2、驅(qū)動(dòng)電路方面：減小門(mén)極驅(qū)動(dòng)電阻Rg 或者門(mén)極寄生電感Lg;增加外部柵源電容CGS；采用有源米勒鉗位；
3、驅(qū)動(dòng)電壓方面：派恩杰SiC MOSFET 通常推薦-3V/-4V的負(fù)壓關(guān)斷以減小誤開(kāi)通風(fēng)險(xiǎn) 。
總而言之，增加外部電容CGS會(huì)降低器件速度，減小Rg增加器件應(yīng)力，通常不輕易使用。因此為了充分利用SiC MOSFET的高速性能同時(shí)防止誤開(kāi)通，派恩杰通常推薦在優(yōu)化器件本身抗干擾能力的情況下，采用負(fù)壓關(guān)斷并配合有源米勒鉗位使用。
圖3 橋臂串?dāng)_
SiC MOSFET 閾值電壓Vth比較低，是否意味著誤開(kāi)通風(fēng)險(xiǎn)更大？
誤開(kāi)通是由高速變化的dv/dt通過(guò)米勒電容CGD耦合到門(mén)極產(chǎn)生門(mén)極電壓變化導(dǎo)致關(guān)斷時(shí)Vgs超過(guò)閾值電壓導(dǎo)致誤開(kāi)通，因此誤開(kāi)通不僅和閾值電壓Vth有關(guān)，還與dv/dt產(chǎn)生的電壓變化有關(guān)。以Vee=-3V關(guān)斷為例，門(mén)極電壓閾值裕度為ΔVgs_th=Vth-Vee, 當(dāng)dv/dt趨于無(wú)窮大時(shí)，dv/dt產(chǎn)生的門(mén)極電壓變化為：ΔVgs=Vbus*CGD/(CGD+CGS). 可知，當(dāng)門(mén)極電壓閾值裕度ΔVgs_th越大于dv/dt造成的門(mén)極電壓變化ΔVgs，器件Vgs安全裕度越大，誤開(kāi)通風(fēng)險(xiǎn)越小。如圖4所示為派恩杰產(chǎn)品和各家競(jìng)品1200V,80mΩ產(chǎn)品裕度對(duì)比，Vbus=800V，可知雖然派恩杰產(chǎn)品閾值電壓略低，但由于優(yōu)化了器件寄生電容比值，dv/dt造成的門(mén)極電壓變化非常小，因此Vgs安全裕度反而最大，R家，S家雖然閾值最高，但反而沒(méi)有安全裕度。因此，評(píng)價(jià)器件本身誤開(kāi)通風(fēng)險(xiǎn)要綜合考量閾值電壓和dv/dt產(chǎn)生的門(mén)極電壓變化。
圖4 SiC MOSFET器件本身誤開(kāi)通風(fēng)險(xiǎn)裕量對(duì)比
關(guān)于SiCMOSFET驅(qū)動(dòng)電壓的選擇
1、SiC MOSFT產(chǎn)品可否兼容Si的門(mén)極驅(qū)動(dòng)電壓，正壓如何選擇，+12V,+15V驅(qū)動(dòng)可不可以？
目前市面上的SiC MOSFET 推薦驅(qū)動(dòng)正壓主要有+20V,+18V,+15V三種規(guī)格，考慮到工業(yè)界希望SiCMOSFT的驅(qū)動(dòng)電壓能與15V Si IGBT 兼容，因此派恩杰的SiCMOSFET 驅(qū)動(dòng)正壓為+15V。如圖5所示為Vgs與Rds(on)的關(guān)系，可知門(mén)極電壓越高，Rds(on)越小，因此對(duì)于推薦電壓為+20V,+18V工作的SiC器件,如果在+15V下工作Rds(on)會(huì)比標(biāo)稱(chēng)值大,而派恩杰推薦電壓為+15V的SiC器件故Rds(on)與標(biāo)稱(chēng)值相同，但如果工作在+12VRds(on)也會(huì)比標(biāo)稱(chēng)值大，故一般不推薦+12V工作，但是對(duì)于電流極小的器件比如派恩杰1700V1Ω/3Ω的SiC MOSFET 做高壓輔助電源應(yīng)用，為了兼容目前市面上的SiMOSFET控制IC,在客戶(hù)接受Rds(on)稍高的情況下是允許的。
圖5 Vgs 與Rds(on)的關(guān)系
2、是否需要負(fù)壓關(guān)斷,0V關(guān)斷可不可以，負(fù)壓如何產(chǎn)生？
派恩杰除了電流極小的器件1700V 1Ω/3Ω的SiCMOSFET，dv/dt非常小，允許0V關(guān)斷，其他型號(hào)都不允許0V關(guān)斷。由于SiC MOSFET的閾值電壓較低，dv/dt非常大，為了防止誤開(kāi)通，派恩杰通常推薦采用-3/-4V關(guān)斷，這樣有5.2V/6.2V的閾值裕度，比SiMOSFET閾值還高點(diǎn)，抗干擾能力強(qiáng)。此外，負(fù)壓的產(chǎn)生也比較簡(jiǎn)單，如圖6給出了兩種如何利用單極性電源+18V產(chǎn)生+15V/-3V的方法，可知僅需要TVS管和電容就可以實(shí)現(xiàn)負(fù)壓關(guān)斷。
圖6 單電源產(chǎn)生負(fù)壓的方法
如何減小SiCMOSFET應(yīng)用中的門(mén)極震蕩問(wèn)題？
由于SiC MOSFET的開(kāi)關(guān)速度很快，因此很容易產(chǎn)生門(mén)極振蕩問(wèn)題。為了減小門(mén)極振蕩可以通過(guò)加大驅(qū)動(dòng)電阻來(lái)阻尼振蕩但是開(kāi)關(guān)損耗會(huì)增大故不推薦輕易使用。派恩杰推薦通過(guò)優(yōu)化驅(qū)動(dòng)回路的Layout以減小寄生電感來(lái)減小振蕩，一方面可以將驅(qū)動(dòng)側(cè)電源電容，驅(qū)動(dòng)電阻和驅(qū)動(dòng)IC盡可能的靠近SiCMOSFET以減小回路長(zhǎng)度，另一方面可以在驅(qū)動(dòng)線路PCB下層鋪地覆蓋驅(qū)動(dòng)線路進(jìn)一步減小寄生電感。
如何減小SiCMOSFET的電壓尖峰？
如圖7所示，電壓尖峰主要是由于關(guān)斷時(shí)過(guò)大的di/dt在回路寄生電感上產(chǎn)生壓降(Lp1+Lp2)di/dt造成。因此如果增大門(mén)極驅(qū)動(dòng)電阻Rg , di/dt減小，電壓尖峰會(huì)減小,但是開(kāi)關(guān)損耗會(huì)增加。因此，通常不輕易增大Rg,而是通過(guò)優(yōu)化回路寄生電感來(lái)實(shí)現(xiàn)。如圖所示，由于母線電容寄生電感較大回路較長(zhǎng)，因此通常需要在盡量靠近器件的地方插入寄生電感小的MLCC/Cer緩沖電容，這樣高頻電流會(huì)流向低阻抗回路，產(chǎn)生電壓尖峰會(huì)變成Lp1*di/dt，從而使得電壓尖峰減小。此外，需要利用PCB多層布線和磁場(chǎng)相消的原理，優(yōu)化Layout減小寄生電感。
圖7抑制電壓尖峰
SiC MOSFET TO247-4比TO247-3的優(yōu)勢(shì)是什么，損耗可以減小多少？
如圖8左圖所示，由于TO247-3封裝內(nèi)部的公共Source電感Ls的存在，會(huì)將功率回路高速變化di/dt通過(guò)Ls耦合到驅(qū)動(dòng)回路。一方面會(huì)使得門(mén)極回路振蕩更嚴(yán)重，另一方面由于Ls*di/dt電壓的反向作用，會(huì)減緩SiCMOSFET開(kāi)通和關(guān)斷的速度，從而增加了開(kāi)關(guān)損耗。而TO247-4因?yàn)橛袉为?dú)的一根Source引線用于驅(qū)動(dòng)，從而旁路了內(nèi)部公共Source電感作用，避免了內(nèi)部公共Source電感對(duì)開(kāi)關(guān)過(guò)程的影響，從而達(dá)到減小開(kāi)關(guān)損耗的目的。如圖8右圖所示為派恩杰1200V,80mΩTO247-3 和TO247-4封裝開(kāi)關(guān)損耗對(duì)比結(jié)果，可知在40A時(shí)，TO247-4的總開(kāi)關(guān)損耗相比TO247-3可以減小51%，性能可以大幅度提升。
圖8TO247-3 vs TO247-4 對(duì)比圖
SiC MOSFET并聯(lián)中需要注意哪些事項(xiàng)？
為了防止器件并聯(lián)不均流，主要可以從以下三個(gè)方面考慮：
(1)靜態(tài)不均流需要保證SiC MOSFET本身的參數(shù)一致性來(lái)實(shí)現(xiàn)，需要仔細(xì)挑選參數(shù)一致的MOSFET來(lái)做直接并聯(lián)。
(2) 為了使得寄生參數(shù)一致性較好，需要保證每個(gè)SiCMOSFET的驅(qū)動(dòng)回路和主功率回路盡量對(duì)稱(chēng)，要求驅(qū)動(dòng)芯片輸出到每個(gè)SiCMOSFET的柵極距離一樣。
(3) 動(dòng)態(tài)不均流會(huì)以環(huán)流的形式呈現(xiàn)，因此為了減小不均流，需要減小環(huán)路電流，即增大環(huán)流回路阻抗。如圖9所示，為了減小驅(qū)動(dòng)回路造成的環(huán)流路徑I，需要為每個(gè)MOSFET配置單獨(dú)的電阻Rg1,Rg2, Rs1, Rs2，通常1歐姆左右，以增加回路阻抗，增強(qiáng)動(dòng)態(tài)均流。功率環(huán)流路徑II通常通過(guò)Layout對(duì)稱(chēng)保證，必要的情況也可以在回路加入反耦合電感以增加環(huán)流回路阻抗。
圖9TO247-4 SiC MOSFET并聯(lián)
來(lái)源：三代半煉金術(shù)師，作者：王華
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
淺談5G小基站中時(shí)鐘及無(wú)源射頻器件的應(yīng)用
