FinFET技術(shù)是電子行業(yè)的下一代前沿技術(shù)，是一種全新的新型的多門3D晶體管。和傳統(tǒng)的平面型晶體管相比，F(xiàn)inFET器件可以提供更顯著的功耗和性能上的優(yōu)勢。英特爾已經(jīng)在22nm上使用了稱為“三柵”的FinFET技術(shù)，同時許多晶圓廠也正在準(zhǔn)備16納米或14納米的FinFET工藝。雖然該技術(shù)具有巨大的優(yōu)勢，但也帶來了一些新的設(shè)計挑戰(zhàn)，它的成功，將需要大量的研發(fā)和整個半導(dǎo)體設(shè)計生態(tài)系統(tǒng)的深層次合作。

圖1：FinFET技術(shù)

FinFET器件是場效應(yīng)晶體管（FET），名字的由來是因為晶體管的柵極環(huán)繞著晶體管的高架通道，這稱之為“鰭”。比起平面晶體管，這種方法提供了更多的控制電流，并且同時降低漏電和動態(tài)功耗。 比起28納米工藝，16納米/14納米FinFET器件的進(jìn)程可以提高40-50%性能，或減少50%的功耗。一些晶圓廠會直接在16納米/14納米上采用FinFET技術(shù)，而一些晶圓廠為了更容易地整合FinFET技術(shù)，會在高層金屬上保持在20nm的工藝。

那么20納米的平面型晶體管還有市場價值么？這是一個很好的問題，就在此時，在2013年初，20nm的平面型晶體管技術(shù)將會全面投入生產(chǎn)而16納米/14納米FinFET器件的量產(chǎn)還需要一到兩年，并且還有許多關(guān)于FinFET器件的成本和收益的未知變數(shù)。但是隨著時間的推移，特別是伴隨著下一代移動消費電子設(shè)備發(fā)展，我們有理由更加期待FinFET技術(shù)。

和其他新技術(shù)一樣，F(xiàn)inFET器件設(shè)計也提出了一些挑戰(zhàn)，特別是對于定制/模擬設(shè)計。一個挑戰(zhàn)被稱為“寬度量化”，它是因為FinFET元件最好是作為常規(guī)結(jié)構(gòu)放置在一個網(wǎng)格。標(biāo)準(zhǔn)單元設(shè)計人員可以更改的平面晶體管的寬度，但不能改變鰭的高度或?qū)挾鹊模宰詈玫姆绞絹硖岣唑?qū)動器的強(qiáng)度是增加鰭的個數(shù)。增加的個數(shù)必須為整數(shù), 你不能添加四分之三的鰭。

另一個挑戰(zhàn)來自三維技術(shù)本身，因為三維預(yù)示著更多的電阻的數(shù)目（R）和電容（C）的寄生效應(yīng)，所以提取和建模也相應(yīng)困難很多。設(shè)計者不能再只是為晶體管的長度和寬度建模，晶體管內(nèi)的Rs和Cs，包括本地互連，鰭和柵級，對晶體管的行為建模都是至關(guān)重要的。還有一個問題是層上的電阻。20納米的工藝在金屬1層下增加了一個局部互連，其電阻率分布是不均勻的，并且依賴于通孔被放置的位置。另外，上層金屬層和下層金屬層的電阻率差異可能會達(dá)到百倍數(shù)量級。

還有一些挑戰(zhàn)，不是來自于FinFET自身，而是來至于16nm及14nm上更小的幾何尺寸。一個是雙重圖形，這個是20nm及以下工藝上為了正確光蝕/刻蝕必須要有的技術(shù)。比起單次掩模，它需要額外的mask，并且需要把圖形分解，標(biāo)上不同的顏色，并且實現(xiàn)在不同的mask上。布局依賴效應(yīng)（LDE）的發(fā)生是因為當(dāng)器件放置在靠近其他單元或者器件時，其時序和功耗將會受影響。還有一個挑戰(zhàn)就是電遷移變得更加的顯著，當(dāng)隨著幾何尺寸的縮小。

如前所述，上述問題將影響影響定制/模擬設(shè)計。如果數(shù)字設(shè)計工程師能夠利用自動化的，支持FinFET器件的工具和支持FinFET的單元庫，他或她將發(fā)現(xiàn)，其工作上最大的變化將是單元庫：更好的功耗和性能特性！但是，數(shù)字設(shè)計工程師也會發(fā)現(xiàn)新的和更復(fù)雜的設(shè)計規(guī)則，雙圖形著色的要求，和更加嚴(yán)格的單元和pin位置的限制。最后，有些SoC設(shè)計人員還會被要求來設(shè)計和驗證上百萬門級別的芯片。設(shè)計師將需要在更高的抽象層次上工作和大量重復(fù)使用一些硅IP。

EDA產(chǎn)業(yè)在研發(fā)上花費了大量的錢，以解決高級節(jié)點上設(shè)計的挑戰(zhàn)。事實上，我們預(yù)期，EDA行業(yè)為了20納米，16納米和14納米的總研發(fā)費用可能會達(dá)到十二億美金到十六億美金。從FinFET器件的角度來看，例如，提取工具必須得到提高，以便能處理Rs和Cs從而更好預(yù)測晶體管的性能。這些Rs和Cs不能等待芯片成型后分析，他們需要在設(shè)計周期的早期進(jìn)行，所以電路工程師和版圖工程師不得不工作得更加緊密，這也是方法學(xué)上很大的一個變化。

每個物理設(shè)計工具都必須能夠處理幾百條為了16nm/14nm FinFET技術(shù)而帶來的新的設(shè)計規(guī)則。這包括布局，布線，優(yōu)化，提取和物理驗證。單元庫也需要利用這些工具進(jìn)行優(yōu)化。所以一個整合了的先進(jìn)節(jié)點的解決方案，將會使包括定制/模擬和數(shù)字設(shè)計的任務(wù)變得更加容易。

EDA供應(yīng)商也是包括晶圓代工廠和IP供應(yīng)商在內(nèi)的垂直合作其中的一部分。從EDA和IP開發(fā)人員的反饋會影響進(jìn)程的發(fā)展，這反過來又提出了新的要求的工具和IP。例如，在2012年，Cadence公司，ARM和IBM之間三方合作就產(chǎn)生了第一個14NM的FinFET器件的測試芯片。

16nm/14nm的FinFET技術(shù)將是一個小眾技術(shù)，或進(jìn)入IC設(shè)計的主流？歷史證明，當(dāng)新的創(chuàng)新出現(xiàn)，人們弄清楚如何使用它們來創(chuàng)新，往往會帶來意想不到的價值。FinFET技術(shù)將啟用下一個大的飛躍，為計算機(jī)，通信和所有類型的消費電子設(shè)備帶來裨益。這就是為什么Cadence公司堅信FinFET技術(shù)將為電子行業(yè)開創(chuàng)一個新紀(jì)元，這也是為什么我們致力于為整個行業(yè)推進(jìn)這項技術(shù)。