你的位置:首頁(yè) > 光電顯示 > 正文

等離子顯示器降功耗技術(shù)

發(fā)布時(shí)間:2009-07-27 來(lái)源:機(jī)電商情網(wǎng)

中心議題:
  • 如何降低PDP整機(jī)的功耗
解決方案:
  • 采用SSPFC取代PFC+DC/DC
  • 可采用功率因數(shù)控制芯片來(lái)進(jìn)行有源功率因數(shù)校正
  • 降低尋址驅(qū)動(dòng)電路的脈沖電壓
  • 增加一個(gè)浮動(dòng)電極降低工作電壓

2009年初國(guó)內(nèi)外多家媒體上曾出現(xiàn)關(guān)于歐盟要禁售等離子電視的報(bào)道。歐盟電視產(chǎn)業(yè)研究協(xié)會(huì)的負(fù)責(zé)人PaulGray否認(rèn)了這一說(shuō)法,但同時(shí)也提到該協(xié)會(huì)有以下的規(guī)劃。

●將設(shè)定平板電視能量效率的最低標(biāo)準(zhǔn),并且根據(jù)屏幕的不同尺寸設(shè)定能耗的最大限定值

●將會(huì)強(qiáng)制性要求電視的待機(jī)能耗低于1W,這個(gè)要求會(huì)給生產(chǎn)廠家大約1年的時(shí)間來(lái)達(dá)成
  
可以看到,盡管歐盟目前并未真正提出要求禁止銷(xiāo)售等離子電視的議案,但是對(duì)于該類(lèi)產(chǎn)品的功耗,包括待機(jī)功耗和平均功耗,依然將有明確的限制。這就迫使我們必須花大力就如何降低功耗、提高功率因數(shù)、提高發(fā)光效率進(jìn)行不懈地改良和研究。
  
那么,在哪些方面可以著手進(jìn)行優(yōu)化和改善,以有效降低PDP整機(jī)的功耗呢?下面我們對(duì)此進(jìn)行定性的分析。

電源部分
  
電源作為PDP的重要組成部分,要求效率高、體積小、能夠提供較大的瞬態(tài)輸出功率,并且具有保護(hù)功能和不同輸出電壓按順序啟動(dòng)的功能。
  
傳統(tǒng)的PDP電源一般采用兩級(jí)方案,即功率因數(shù)校正(PFC)級(jí)+DC/DC變換的電路拓?fù)浣Y(jié)構(gòu)。它們分別有各自的開(kāi)關(guān)器件和控制電路。盡管其能夠獲得很好的性能,但體積過(guò)大,成本高,電路比較復(fù)雜。因此,對(duì)其進(jìn)行優(yōu)化改造也成了PDP電源技術(shù)研究的一個(gè)方向。
  
分析可知,不管從傳輸能量角度還是從所占體積的角度,PFC模塊和掃描驅(qū)動(dòng)電極DC/DC變換模塊都占有相當(dāng)大的比例。因此,對(duì)這兩部分的改造就成為PDP開(kāi)關(guān)電源優(yōu)化改造的一個(gè)切入點(diǎn)。

目前的優(yōu)化方案有以下兩種。

●單級(jí)功率因數(shù)校正電路(SSPFC)
                                   
                                               圖1單級(jí)功率因數(shù)校正電路

如圖1所示,SSPFC體積小、電路簡(jiǎn)單的特點(diǎn)使其成為PDP開(kāi)關(guān)電源小型化改造的一個(gè)首選方案。其基本原理是:采用單級(jí)功率因數(shù)校正變換器電路拓?fù)浣Y(jié)構(gòu),單相交流電經(jīng)全波整流后,通過(guò)串聯(lián)兩個(gè)感性ICS接到雙管反激的DC/DC變換單元。在半個(gè)工頻周期內(nèi),只有一部分時(shí)間電感LB的電流連續(xù)工作,當(dāng)輸入電壓為交流正弦波時(shí),其輸入電流為一含有高頻紋波的近似正弦波。兩者相位基本相同,從而提高了輸入端的功率因數(shù)。

●采用功率因數(shù)控制芯片
如圖2所示,可采用MC34262等功率因數(shù)控制芯片來(lái)進(jìn)行有源功率因數(shù)校正。
                                        
                                                           圖2采用MC34262的功率因數(shù)校正電路
[page]
交流市電經(jīng)過(guò)全波整流后的直流電壓經(jīng)分壓,輸入控制芯片內(nèi)乘法器的一個(gè)輸入端,而誤差放大器輸出電壓加到乘法器另一個(gè)輸入端。在較大動(dòng)態(tài)范圍內(nèi),乘法器的傳輸曲線為線性。乘法器輸出電壓控制電流取樣比較器的門(mén)限電壓,當(dāng)電壓大于此門(mén)限電壓時(shí),電感釋放能量。此門(mén)限電壓近似與輸入電壓成正比,即與交流市電經(jīng)過(guò)全波整流后的直流電壓近似成正比關(guān)系。當(dāng)電感中電流降為零,此時(shí)電感開(kāi)始儲(chǔ)能。其平均電流呈現(xiàn)與市電電壓同相位的正弦波,可使得功率因數(shù)接近于“1”。

驅(qū)動(dòng)電路部分
  
在PDP的總功耗中,并非只有氣體放電功耗,因?yàn)樵赑DP的驅(qū)動(dòng)電路中,需要大功率、高頻開(kāi)關(guān)電路來(lái)為PDP提供氣體放電所需要的各種高壓脈沖,雖然PDP顯示屏的寄生電容并不消耗能量,但是它們的充電與放電將導(dǎo)致在電路的電阻及電極引線電阻中的能量耗損。
  
PDP驅(qū)動(dòng)電路的電壓幅值為負(fù)幾十伏到正幾百伏左右,工作頻率100~233kHz,驅(qū)動(dòng)電路的設(shè)計(jì)選型對(duì)PDP整機(jī)系統(tǒng)的畫(huà)面質(zhì)量、工作效率等尤為重要。
  
在PDP的驅(qū)動(dòng)電路中,尋址驅(qū)動(dòng)電路的頻率最高,因此,除了在尋址驅(qū)動(dòng)電路中使用能量恢復(fù)技術(shù)之外,降低尋址驅(qū)動(dòng)電路的脈沖電壓也可以顯著降低尋址功耗。降低尋址電壓脈沖可采用以下幾種方法。

●AwD方法——即“尋址的同時(shí)顯示”。尋址、維持、擦除脈沖組合在一起施加,可降低尋址電壓,從而降低無(wú)用功耗。同時(shí),由于維持時(shí)間占據(jù)了一個(gè)子場(chǎng)的大部分時(shí)間,故維持脈沖的頻率可以降低。

●擦除尋址方法——即初始化后即進(jìn)入維持發(fā)光階段,待灰度等級(jí)到達(dá)要求后,通過(guò)擦除尋址使這些單元熄滅。因此,每場(chǎng)中單個(gè)像素的尋址只有一次。而且,可以用較低的擦除電壓和電流,有效地降低尋址功耗。

●改變脈沖電路的工作方式——即使開(kāi)關(guān)元件盡量工作在開(kāi)關(guān)管電壓或電流接近零時(shí)開(kāi)通或關(guān)斷(ZVS或ZCS)狀態(tài),可降低器件本身的開(kāi)關(guān)損耗。
  
在大尺寸的PDP顯示屏中,行、列驅(qū)動(dòng)IC的耗用量很多。其功耗大致分為三部分:邏輯部分、電平移位寄存器和高壓驅(qū)動(dòng)部分。正常情況下,邏輯部分功耗在20mW以下,電平移位寄存器部分在200mW以下,因屏電容部分的充放電而產(chǎn)生的高壓驅(qū)動(dòng)電路的無(wú)效功耗主要來(lái)自于回路中的寄生負(fù)載——電阻分量的損耗。這種電阻分量的存在是不可避免的,但對(duì)于電容充放電的電能,驅(qū)動(dòng)IC可以通過(guò)內(nèi)置能量回收電路的方式設(shè)法回收一部分。
  
為了滿(mǎn)足高壓器件工作性能的需求,降低高壓驅(qū)動(dòng)部分的無(wú)用功耗,PDP驅(qū)動(dòng)IC在設(shè)計(jì)和工藝上需采取如下比普通的集成電路更為嚴(yán)格的控制措施。

●采用SOI工藝結(jié)構(gòu),與常規(guī)功率模塊相比能量損耗可大大降低

●采用介質(zhì)隔離,使驅(qū)動(dòng)IC內(nèi)部的輸出嵌位二極管可避免串?dāng)_現(xiàn)象

●對(duì)于內(nèi)部元器件結(jié)構(gòu)和布局等給予特殊地處理,利用內(nèi)部控制可消除高壓開(kāi)關(guān)時(shí)的穿透電流

MOS管的選型
  
選擇參數(shù)合適的功率場(chǎng)效應(yīng)晶體管(MOSFET)可使驅(qū)動(dòng)電路能夠高效率、穩(wěn)定地工作,且壽命滿(mǎn)足要求。要求MOSFET的過(guò)渡要足夠快,以便減少開(kāi)關(guān)損耗;導(dǎo)通電阻足夠小,以便減少導(dǎo)通損耗;關(guān)斷電阻足夠大,以便提高隔離作用。
  
其中,漏源導(dǎo)通電阻Rds(on)、反向恢復(fù)時(shí)間trr、輸入電容Ciss和柵極總電荷Qg需認(rèn)真考慮。低的導(dǎo)通電阻有助于減少導(dǎo)通損耗,特別是與“能量回收電路”相關(guān)的MOS管,低的導(dǎo)通電阻有助于提高能量回收的效率,降低PDP的功耗。trr、Ciss、Qg影響MOSFET的開(kāi)關(guān)速度,低的參數(shù)值能夠加快MOSFET的轉(zhuǎn)換過(guò)程,有助于減少M(fèi)OSFET的開(kāi)關(guān)損耗。另外,低的Ciss和Qg參數(shù),能夠減少M(fèi)OSFET柵極的驅(qū)動(dòng)功率,簡(jiǎn)化柵極驅(qū)動(dòng)電路的設(shè)計(jì)。
  
柵極驅(qū)動(dòng)電路是影響MOS管開(kāi)關(guān)損耗的外界因素,優(yōu)良的柵極驅(qū)動(dòng)電路與高性能的MOSFET相結(jié)合,才能制作出高性能的PDP驅(qū)動(dòng)電路。

熒光粉材料
  
PDP用熒光粉和熒光燈用熒光粉非常相似,PDP主要使用的熒光粉有Y2O3∶Eu紅粉、(Gd,Y)BO3∶Eu紅粉、Zn2SiO4∶Mn和BaAl12O19∶Mn綠粉以及BaMgAl14O23∶Eu和MgBaAl10O17∶Eu藍(lán)粉。(Gd,Y)BO3∶Eu粉和BaAl12O19∶Mn粉的衰減時(shí)間偏長(zhǎng),Zn2SiO4∶Mn的衰減時(shí)間對(duì)實(shí)際應(yīng)用而言就更長(zhǎng)了,因此需研究開(kāi)發(fā)新的發(fā)光材料。

熒光粉材料直接影響著PDP電視的發(fā)光效率和整機(jī)壽命。通常等離子電視的壽命指標(biāo)是指亮度降到一半時(shí)的時(shí)間。目前新一代長(zhǎng)壽命、高亮度的PDP專(zhuān)用熒光粉已經(jīng)實(shí)現(xiàn)商品化。

電極結(jié)構(gòu)
  
通過(guò)增加電極間隙來(lái)提高PDP的亮度和發(fā)光效率是一項(xiàng)非常有效的措施,但電極間隙增大,所需的工作電壓會(huì)隨之提高。為解決這一問(wèn)題,可在維持和掃描電極(X電極和Y電極)中間增加一個(gè)浮動(dòng)電極F。

浮動(dòng)電極在單元工作期間不加電壓信號(hào),但在單個(gè)維持電壓脈沖期間,其上會(huì)產(chǎn)生一定的感應(yīng)電勢(shì)。由于F電極與其兩側(cè)的X、Y電極的間距很小,因而在這兩個(gè)間隙處容易首先產(chǎn)生放電。在它們的導(dǎo)引作用下,引起X、Y之間的長(zhǎng)間隙放電,從而可降低PDP所需的維持電壓。

其他
  
包括邏輯控制部分、主芯板等,都需要充分考慮降低無(wú)用功耗的問(wèn)題,例如,可以在邏輯控制部分采用門(mén)控時(shí)鐘的方式,待機(jī)狀態(tài)下關(guān)閉一切內(nèi)部寄存器的動(dòng)作,以此達(dá)到消除無(wú)用功耗的目的。
  
綜合以上分析,可以看到,降低PDP功耗可以從多個(gè)角度考慮,正確的做法是多管齊下,齊頭并進(jìn),從電源、驅(qū)動(dòng)方式、熒光粉材料、放電室結(jié)構(gòu)和新型高壓工藝等多方面著手,以求達(dá)到最大程度的效率提高。
要采購(gòu)開(kāi)關(guān)么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉