你的位置:首頁(yè) > 測(cè)試測(cè)量 > 正文

泰克推出用于串行數(shù)據(jù)鏈路分析的新工具集

發(fā)布時(shí)間:2013-02-20 來(lái)源:電子元件技術(shù)網(wǎng) 責(zé)任編輯:hedyxing

【導(dǎo)讀】泰克公司日前推出與其高性能示波器(包括DPO/DSA/MSO70000系列)結(jié)合使用的新SDLA Visualizer(串行數(shù)據(jù)鏈路分析觀察儀)軟件包,為深入分析高速串行與DDR內(nèi)存總線提供綜合、靈活、易于操作的框架結(jié)構(gòu)。

需要滿足下一代高速串行標(biāo)準(zhǔn)要求的設(shè)計(jì)人員可使用SDLA Visualizer來(lái)詳細(xì)說(shuō)明其鏈路特征、對(duì)測(cè)量路徑上的任何元件進(jìn)行反嵌入 (de-embed)、仿真虛擬鏈路元件、運(yùn)用均衡器以及在串行數(shù)據(jù)系統(tǒng)、模塊或芯片組中的發(fā)射接收線路上的多個(gè)點(diǎn)進(jìn)行測(cè)量。

需要對(duì)計(jì)算機(jī)、通信以及高速內(nèi)存總線進(jìn)行物理層檢測(cè)、調(diào)試和一致性驗(yàn)證的設(shè)計(jì)人員,SDLA Visualizer可幫助他們可靠地消除模擬行為與實(shí)際信號(hào)完整性性能之間的差距。這進(jìn)而又會(huì)顯著縮短設(shè)計(jì)周期和加快關(guān)鍵設(shè)計(jì)項(xiàng)目的決策速度。

“隨著串行數(shù)據(jù)與內(nèi)存標(biāo)準(zhǔn)變得越來(lái)越快和更加復(fù)雜,設(shè)計(jì)人員需要新的更強(qiáng)大和靈活的工具來(lái)準(zhǔn)確地檢測(cè)被測(cè)信號(hào)”,泰克公司高性能示波器總經(jīng)理Brian Reich表示,“借助SDLA Visualizer,客戶不僅能夠通過(guò)先進(jìn)的模擬功能來(lái)驗(yàn)證與串行標(biāo)準(zhǔn)的一致性,還能實(shí)現(xiàn)在檢測(cè)、一致性驗(yàn)證與調(diào)試環(huán)境之間的無(wú)縫轉(zhuǎn)換。”

從USB 3.0開(kāi)始,最新串行技術(shù)需要的是能夠覆蓋網(wǎng)絡(luò)、測(cè)量設(shè)備以及硅專屬IP模型的所有元件的先進(jìn)鏈路分析軟件。同樣,那些需要在系統(tǒng)中實(shí)現(xiàn)更快鏈路的嵌入式設(shè)計(jì)人員面臨著在期望的測(cè)試點(diǎn)進(jìn)行信號(hào)探測(cè),以及必須去除反射和其他效應(yīng),以便能夠看到真實(shí)信號(hào)的各種挑戰(zhàn)。

為滿足這些要求,SDLA Visualizer提供了完整的4端口模擬功能,并考慮到了發(fā)射器輸出阻抗、示波器和接收器輸入阻抗以及通道和夾具阻抗,以及接收端均衡器設(shè)置,來(lái)提供潛在信號(hào)的最真實(shí)表示。這是通過(guò)提供關(guān)于鏈路中每個(gè)元件的反射、插入損耗和交互耦合項(xiàng)信息來(lái)實(shí)現(xiàn)的。它還讓用戶能夠按照需要來(lái)驗(yàn)證和調(diào)試單個(gè)鏈路元件的S參數(shù),從而為用戶節(jié)省時(shí)間和逐元件提供在鏈路中任何測(cè)試點(diǎn)的可視性。

另一個(gè)關(guān)鍵挑戰(zhàn)是驗(yàn)證鏈路模型。SDLA通過(guò)提供一組完整的圖表(包括頻率響應(yīng)、相響應(yīng)以及所有16個(gè)S參數(shù)的圖表)使得這項(xiàng)任務(wù)更易于完成。在可用性之外,SLDA還提供了單一公共用戶界面來(lái)定義所有鏈路元件,同時(shí)讓用戶能夠靈活地定義測(cè)試點(diǎn),而無(wú)需為每個(gè)測(cè)試點(diǎn)建立一個(gè)不同的鏈路模型。SDLA Visualizer與DPOJET抖動(dòng)和眼圖分析軟件相結(jié)合允許用戶同時(shí)驗(yàn)證多個(gè)測(cè)試點(diǎn)的眼圖與抖動(dòng)結(jié)果,從而確信模型配置的正確性。

IBIS AMI模型集成

為了使有關(guān)硅專屬IP模型的處理更容易,SDLA Visualizer在支持參考接收器均衡技術(shù)之外還能結(jié)合廠商專屬接收器均衡與時(shí)鐘恢復(fù)算法來(lái)幫助配置和定義鏈路模型。這些模型常?;陉P(guān)于串行物理層 (PHY) 鏈路的IBIS算法建模接口 (IBIS-AMI) 建模標(biāo)準(zhǔn)。

“系統(tǒng)設(shè)計(jì)人員在PCB前使用IBIS-AMI模型來(lái)設(shè)計(jì)和驗(yàn)證高速鏈路,模型準(zhǔn)確度是一大問(wèn)題”,用于系統(tǒng)級(jí)高速設(shè)計(jì)的EDA仿真軟件領(lǐng)先提供商SiSoft公司首席執(zhí)行官Barry Katz表示,“客戶需要簡(jiǎn)單明了的方法來(lái)關(guān)聯(lián)模型與測(cè)量,并在實(shí)驗(yàn)室硬件上執(zhí)行實(shí)時(shí)what-if分析。通過(guò)這款新SDLA框架,泰克公司為信號(hào)完整性實(shí)驗(yàn)室功能奠定了基礎(chǔ),而這種集成度在實(shí)驗(yàn)室功能方面是非常尋常的事情。”

供貨信息

新SDLA Visualizer軟件將于2013年第一季度末推出,屆時(shí)全球客戶即可進(jìn)行下載。
要采購(gòu)測(cè)試點(diǎn)么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉