- 東芝使用應(yīng)變硅技術(shù)將納米線晶體管驅(qū)動力提高58%
- 東芝將綜合6月開發(fā)的技術(shù)和此次的技術(shù)來增加導(dǎo)通電流
- 研究20nm以后的微細(xì)化
- 推進(jìn)絕緣膜的薄膜化
東芝證實(shí)，通過在納米線晶體管中使用應(yīng)變硅（Si）技術(shù)，可將納米線晶體管的驅(qū)動力提高58％。該成果已在“2010 IEEE InternatiONal Electron Devices Meeting（IEDM 2010）”（2010年12月6～8日，美國舊金山）上發(fā)布。
為了實(shí)現(xiàn)20nm以后的微細(xì)化，業(yè)內(nèi)對多種三維（3D）晶體管構(gòu)造展開了研究。納米線晶體管就是其中之一。該晶體管采用MOS FET的溝道部分由納米級細(xì)線形狀的硅構(gòu)造。由于柵極包圍著細(xì)溝道，因此提高了柵極的控制性，能夠抑制成為微細(xì)化課題之一的、短溝道效應(yīng)導(dǎo)致的泄漏電流增大現(xiàn)象。不過，納米線晶體管的驅(qū)動力較低，也就是說存在導(dǎo)通電流小的問題。
此次東芝在納米線晶體管中使用了應(yīng)變記憶技術(shù)（SMT）。通過由柵電極向溝道施加應(yīng)力使溝道的硅結(jié)晶發(fā)生應(yīng)發(fā)，由此來提高載流子遷移率。此次試制的晶體管中，n型晶體管的導(dǎo)通電流增加58％（截止電流為 1000nA/nm時）。今后東芝將通過綜合運(yùn)用2010年6月開發(fā)的技術(shù)和此次的技術(shù)，來增加導(dǎo)通電流。2010年6月開發(fā)的技術(shù)可通過優(yōu)化柵極側(cè)壁的加工以及旋轉(zhuǎn)結(jié)晶方向，來增加導(dǎo)通電流。東芝的目標(biāo)是在進(jìn)行此類技術(shù)開發(fā)的同時，推進(jìn)絕緣膜的薄膜化，使導(dǎo)通電流增加2倍以上。
