【導讀】設計人員可以通過控制器的開關頻率抖動，減少一個脈沖寬度調制（PWM）控制器的電磁干擾（EMI）分布中頻譜分量的峰值幅度。時鐘抖動擴頻技術并非意在取代傳統(tǒng)的EMI降低技術，但它們與傳統(tǒng)技術的結合使用，可以減少系統(tǒng)中的EMI分布。它們還可以利用減少通過某些排放標準所需的屏蔽和濾波量來降低成本。
我們采用外部擴頻抖動時鐘源，既有IC也有FPGA，來驅動PWM降壓轉換器，結果如下所述。 如果FPGA時鐘源已存在于系統(tǒng)中，由于不需要添加額外的組件，因此它將是一個更好的選擇。
專用IC擴頻抖動的時鐘源為Exar g公司的PowerXR設備提供時鐘脈沖。PowerXR讓設計師可以靈活地選擇一個PWM控制器開關頻率，以及自如地實現(xiàn)外部時鐘源的同步。
原理
在常見的PWM控制器中，時鐘波形是一個方波，其頻譜由基本開關頻率、fsw和高階奇次諧波組成（圖1a）。 通過三角波調制基頻進行擴頻，可以在更寬的頻帶上分散基頻和高次諧波中集中的能量，從而減少峰值排放（圖1b）。 由于寬頻能量保持恒定，擴頻還能增加噪底。
圖1： （a） 非抖動時鐘的頻譜。 （b） 抖動時鐘頻譜（藍色）。
例如，如果fsw = 300千赫，所得到的高次諧波將是900千赫、1.5兆赫、2.1兆赫等。隨著高次諧波振幅的減少，基本開關頻率的振幅將是最高的。
實際輻射分量的振幅將取決于輻射傳輸效率以及其它諸多因素的影響，包括頻率、布局和路徑長度。 但振幅一般會隨著頻率的增加而減少，其中有一個或多個頻率的輻射可能比其他的更有效。
在兩個邊界頻率之間調制基本開關頻率稱為時鐘抖動。 PWM控制器基本開關頻率的抖動會在一個相當窄的頻帶內改變基本開關頻率。 例如，如果fsw = 300千赫，則此頻率的±1.5％對稱抖動（簡稱為中心抖動）加上三角波的抖動作用，將產生從295.5千赫至304.5千赫的PWM控制器開關頻率范圍。
所得到的抖動頻譜顯示了各種頻譜分量振幅的減少及其各自頻寬的增加。 同時，由于寬頻能量保持恒定，還出現(xiàn)了噪底的增加。
抖動頻率fDITHER通常介于20和40千赫之間。 雖然更復雜的調制波形不無可能，但事實證明簡單的三角形波形產生效果最好。 同時，經證明，時鐘抖動導致了頻譜分量振幅減少，這可以通過以下公式來說明：
頻譜衰減［dB］=10*log［（fsw*d）/（fDITHER/n）］
其中：
fsw = PWM控制器開關頻率（介于PowerXR設備的300 kHz和1.5 MHz之間）
d = 基本開關頻率的抖動百分比（通常介于±0.25%和±5%之間）
fDITHER = 抖動調制率（通常介于20 kHz和60 kHz之間）
n = 系統(tǒng)時鐘分頻器
增加d和減少fDITHER的效果一樣。
專用擴頻時鐘發(fā)生器
一些廠家生產專用的IC時鐘抖動擴頻時鐘發(fā)生器。 在常見設備中，IC的參考時鐘源來自外部晶振（XTAL）或外部時鐘源（CLKIN）（圖2）。
圖2： 專用IC擴頻時鐘發(fā)生器框圖。
根據(jù)晶振或外部時鐘源頻率，可編程的相位鎖定回路（PLL）可產生范圍從幾MHz到超過100 MHz時鐘源。
許多外部擴頻控制線通?？捎糜诳刂葡鄬τ趨⒖紩r鐘源頻率的抖動范圍。 這些控制線也可決定時鐘頻譜將是中心抖動、向下抖動，或相對于參考時鐘源頻率的向上抖動。
所支持的參考頻率的確切范圍將取決于IC，但它通常涵蓋的范圍很廣，足以支持驅動器所需的系統(tǒng)時鐘頻率。因為晶振制造商很多，因所以找到一個比較接近所需系統(tǒng)時鐘頻率的產品輕而易舉。
例如，如果所需的PowerXR系統(tǒng)時鐘頻率為28.8 MHz（300 kHz PWM開關頻率），則合適的晶振可能是Abracon ABLS-28.63636MHZ-B4-FT，可以產生28.63636 MHz的頻率，， 符合PowerXR系統(tǒng)時鐘頻率0.57%的范圍 這可可以允許參考時鐘源頻率±1.1％左右的中心抖動，同時保持在PowerXR設備要求的所需±5％同步范圍內。
使用抖動FPGA設備
有關實施擴頻時鐘發(fā)生器的詳細信息可從FPGA廠商處獲得。 如果系統(tǒng)現(xiàn)有用的FPGA資源，與前面討論的專用IC方法相比，在FPGA中實施擴頻時鐘發(fā)生器可以節(jié)省成本和空間。
以用FPGA實施的常用擴頻時鐘發(fā)生器框圖為例（圖3）。 大多數(shù)FPGA廠商提供擴頻模塊或基原，可以用來從參考時鐘源產生時鐘抖動信號。
圖3： FPGA擴頻時鐘發(fā)生器框圖。
參考時鐘通常來自分頻器或倍頻模塊，并且頻率與所需的系統(tǒng)時鐘頻率相同。 微調模塊由調諧/抖動命令模塊控制，并使用可配置的頻率階躍和其間可配置的時間間隔，向上和向下調節(jié)PLL輸出頻率（CLKOUT）。 PLL內核模塊配置詳情可以從FPGA廠商處獲得，但如圖所示，內部反饋回路通常為斷開狀態(tài)，微調模塊則被放置在外部反饋環(huán)路中。
連接驅動器
PowerXR設備使用一個可編程的系統(tǒng)時鐘頻率和一個可編程的分頻器來產生PWM控制器的開關頻率，fsw。如果對這些設備進行配置，從外部同步時鐘源操作，時鐘源的頻率必須在內部系統(tǒng)時鐘頻率的±5％范圍之內。
數(shù)據(jù)表中提供了一個表格，有助于確定下分頻的系數(shù)n。例如，對于在300 kHz的操作，系統(tǒng)時鐘頻率可能是28.8 MHz， n值為96。在此情況下，d的頻譜衰減 = ±1.1%（即2.2%），fDITHER = 56 kHz為：
頻譜衰減 = 10*log［（fsw*d）/（fDITHER/n）］ = 10*log［（300 kHz）*（0.022）/（56 kHz/96） = 10.5 dB。
因此，除了所有諧波外，基頻的振幅將衰減約10.5 dB。
測試配置
在用于收集非抖動和抖動時鐘源的排放數(shù)據(jù)的測試設置中，PowerXR設備同步至時鐘發(fā)生器提供的外部時鐘源（圖4）。 電路中的LX節(jié)點是用于收集非抖動和抖動排放數(shù)據(jù)的測量點，因為它包含了最高的電壓峰值和所有相關的輻射頻譜分量。
圖4： 測試設置。
雖然在LX節(jié)點收集的數(shù)據(jù)不是實際的輻射排放數(shù)據(jù)，因為它不包括每個頻譜分量的輻射效率，但可將它用于比較非抖動和抖動時鐘數(shù)據(jù)之間的相對水平。
XRP7714 PowerXR設備是一個4通道數(shù)字PWM降壓控制器，但僅啟用通道1并用于收集排放數(shù)據(jù)。 外部同步時鐘源連接到其中一個通用I/O （GPIO）端口。
PowerXR設備使用PowerArchitect開發(fā)軟件在I2C端口上配置。該軟件可從Exar網(wǎng)站下載。 如先前所討論的，該設備針對基于28.8 MHz系統(tǒng)時鐘頻率的300 kHz PWM開關頻率進行配置。
測量的數(shù)據(jù)
基線排放數(shù)據(jù)的收集采用了零擴展、外加上述±1.1％中心擴展的28-MHz ModOUT時鐘源收。 28.63636-MHz ±1.1%抖動時鐘源的抖動頻率范圍是：
fmax = （28.63636 MHz）（1.011）/n = （28.63636 MHz）（1.011）/96 = 301.6 kHz
fnom = 28.63636 MHz/n = 28.63636 MHz/96 = 298.3 kHz
fmin = （28.63636 MHz）（1 – 0.011）/n = （28.63636 MHz）（1 – 0.011）/96 = 295.0 kHz
該數(shù)據(jù)表示+1.07%/–1.01% （2.08%）的頻率擴展，這與±1.1％（2.2％）的預期擴展非常接近。 與預期的一樣，基準頻率在fnom = 295.3 kHz時進行測量。 每個波形的占空比是50％左右，和VOUT1/VIN = 5 V/10 V = 0.5電壓轉換比所預示的一樣。
非抖動和抖動頻譜的頻域圖像表明所有抖動頻譜分量振幅低于相應的非抖動組件，而且它們的寬度也稍大。 這在疊加波形時更明顯（圖5）。 頻率介于6.50和9.00 MHz之間。 示波器的噪底性能的限制，妨礙了在更高頻率下的精確測量，但這些情況可作為在更高頻率下預期行為的很好的例證。
圖5： （a） 非抖動頻譜。 （b） 抖動頻譜。 （c） 兩個頻譜的重疊。
示波器中內置的快速傅立葉變換（FFT）功能有局限性，因此導致頻譜分量的振幅、寬度和整體形狀有些失真，但它仍然可用于說明頻率抖動技術的優(yōu)點。
較大主頻譜分量之間的低振幅頻譜分量是由于占空比恰好不是50％。 當一個時域的脈沖串有一個恰好為50％的占空比，所得到的高次頻譜分量是基頻的奇數(shù)倍，而對于非50％的占空比，所得到的頻譜分量是基頻的整數(shù)倍。
推薦閱讀：
