你的位置:首頁 > EMC安規(guī) > 正文
處理CMOS電路中ESD問題的經(jīng)驗(yàn)分享
發(fā)布時(shí)間:2014-10-29 責(zé)任編輯:sherryyu
【導(dǎo)讀】靜電放電是CMOS電路中最為嚴(yán)重的失效機(jī)理之一,嚴(yán)重的會(huì)造成電路自我燒毀。ESD保護(hù)設(shè)計(jì)也隨著CMOS工藝水平的提高而越來越困難。本文就為大家講解基于CMOS電路ESD保護(hù)結(jié)構(gòu)設(shè)計(jì)。
靜電放電是CMOS電路中最為嚴(yán)重的失效機(jī)理之一,嚴(yán)重的會(huì)造成電路自我燒毀。論述了CMOS集成電路ESD保護(hù)的必要性,研究了在CMOS電路中ESD保護(hù)結(jié)構(gòu)的設(shè)計(jì)原理,分析了該結(jié)構(gòu)對版圖的相關(guān)要求,重點(diǎn)討論了在I/O電路中ESD保護(hù)結(jié)構(gòu)的設(shè)計(jì)要求。
1引言
靜電放電會(huì)給電子器件帶來破壞性的后果,它是造成集成電路失效的主要原因之一。隨著集成電路工藝不斷發(fā)展,CMOS電路的特征尺寸不斷縮小,管子的柵氧厚度越來越薄,芯片的面積規(guī)模越來越大,MOS管能承受的電流和電壓也越來越小,而外圍的使用環(huán)境并未改變,因此要進(jìn)一步優(yōu)化電路的抗ESD性能,如何使全芯片有效面積盡可能小、ESD性能可靠性滿足要求且不需要增加額外的工藝步驟成為IC設(shè)計(jì)者主要考慮的問題。
2 ESD保護(hù)原理
ESD保護(hù)電路的設(shè)計(jì)目的就是要避免工作電路成為ESD的放電通路而遭到損害,保證在任意兩芯片引腳之間發(fā)生的ESD,都有適合的低阻旁路將ESD電流引入電源線。這個(gè)低阻旁路不但要能吸收ESD電流,還要能箝位工作電路的電壓,防止工作電路由于電壓過載而受損。在電路正常工作時(shí),抗靜電結(jié)構(gòu)是不工作的,這使ESD保護(hù)電路還需要有很好的工作穩(wěn)定性,能在ESD發(fā)生時(shí)快速響應(yīng),在保護(hù)電路的同時(shí),抗靜電結(jié)構(gòu)自身不能被損壞,抗靜電結(jié)構(gòu)的負(fù)作用(例如輸入延遲)必須在可以接受的范圍內(nèi),并防止抗靜電結(jié)構(gòu)發(fā)生閂鎖。
3 CMOS電路ESD保護(hù)結(jié)構(gòu)的設(shè)計(jì)
大部分的ESD電流來自電路外部,因此ESD保護(hù)電路一般設(shè)計(jì)在PAD旁,I/O電路內(nèi)部。典型的I/O電路由輸出驅(qū)動(dòng)和輸入接收器兩部分組成。ESD通過PAD導(dǎo)入芯片內(nèi)部,因此I/O里所有與PAD直接相連的器件都需要建立與之平行的ESD低阻旁路,將ESD電流引入電壓線,再由電壓線分布到芯片各個(gè)管腳,降低ESD的影響。具體到I/O電路,就是與PAD相連的輸出驅(qū)動(dòng)和輸入接收器,必須保證在ESD發(fā)生時(shí),形成與保護(hù)電路并行的低阻通路,旁路ESD電流,且能立即有效地箝位保護(hù)電路電壓。而在這兩部分正常工作時(shí),不影響電路的正常工作。
常用的ESD保護(hù)器件有電阻、二極管、雙極性晶體管、MOS管、可控硅等。由于MOS管與CMOS工藝兼容性好,因此常采用MOS管構(gòu)造保護(hù)電路。
CMOS工藝條件下的NMOS管有一個(gè)橫向寄生n-p-n(源極-p型襯底-漏極)晶體管,這個(gè)寄生的晶體管開啟時(shí)能吸收大量的電流。利用這一現(xiàn)象可在較小面積內(nèi)設(shè)計(jì)出較高ESD耐壓值的保護(hù)電路,其中最典型的器件結(jié)構(gòu)就是柵極接地NMOS(GGNMOS,GateGroundedNMOS)。
在正常工作情況下,NMOS橫向晶體管不會(huì)導(dǎo)通。當(dāng)ESD發(fā)生時(shí),漏極和襯底的耗盡區(qū)將發(fā)生雪崩,并伴隨著電子空穴對的產(chǎn)生。一部分產(chǎn)生的空穴被源極吸收,其余的流過襯底。由于襯底電阻Rsub的存在,使襯底電壓提高。當(dāng)襯底和源之間的PN結(jié)正偏時(shí),電子就從源發(fā)射進(jìn)入襯底。這些電子在源漏之間電場的作用下,被加速,產(chǎn)生電子、空穴的碰撞電離,從而形成更多的電子空穴對,使流過n-p-n晶體管的電流不斷增加,最終使NMOS晶體管發(fā)生二次擊穿,此時(shí)的擊穿不再可逆,則NMOS管損壞。
為了進(jìn)一步降低輸出驅(qū)動(dòng)上NMOS在ESD時(shí)兩端的電壓,可在ESD保護(hù)器件與GGNMOS之間加一個(gè)電阻。這個(gè)電阻不能影響工作信號,因此不能太大。畫版圖時(shí)通常采用多晶硅(poly)電阻。
只采用一級ESD保護(hù),在大ESD電流時(shí),電路內(nèi)部的管子還是有可能被擊穿。GGNMOS導(dǎo)通,由于ESD電流很大,襯底和金屬連線上的電阻都不能忽略,此時(shí)GGNMOS并不能箝位住輸入接收端柵電壓,因?yàn)樽屳斎虢邮斩藮叛趸鑼拥碾妷哼_(dá)到擊穿電壓的是GGNMOS與輸入接收端襯底間的IR壓降。為避免這種情況,可在輸入接收端附近加一個(gè)小尺寸GGNMOS進(jìn)行二級ESD保護(hù),用它來箝位輸入接收端柵電壓,如圖1所示。
圖1常見ESD的保護(hù)結(jié)構(gòu)和等效電路。
在畫版圖時(shí),必須注意將二級ESD保護(hù)電路緊靠輸入接收端,以減小輸入接收端與二級ESD保護(hù)電路之間襯底及其連線的電阻。為了在較小的面積內(nèi)畫出大尺寸的NMOS管子,在版圖中常把它畫成手指型,畫版圖時(shí)應(yīng)嚴(yán)格遵循I/OESD的設(shè)計(jì)規(guī)則。
如果PAD僅作為輸出,保護(hù)電阻和柵短接地的NMOS就不需要了,其輸出級大尺寸的PMOS和NMOS器件本身便可充當(dāng)ESD防護(hù)器件來用,一般輸出級都有雙保護(hù)環(huán),這樣可以防止發(fā)生閂鎖。
[page]
在全芯片的ESD結(jié)構(gòu)設(shè)計(jì)時(shí),注意遵循以下原則:
(1)外圍VDD、VSS走線盡可能寬,減小走線上的電阻;(2)設(shè)計(jì)一種VDD-VSS之間的電壓箝位結(jié)構(gòu),且在發(fā)生ESD時(shí)能提供VDD-VSS直接低阻抗電流泄放通道。對于面積較大的電路,最好在芯片的四周各放置一個(gè)這樣的結(jié)構(gòu),若有可能,在芯片外圍放置多個(gè)VDD、VSS的PAD,也可以增強(qiáng)整體電路的抗ESD能力;(3)外圍保護(hù)結(jié)構(gòu)的電源及地的走線盡量與內(nèi)部走線分開,外圍ESD保護(hù)結(jié)構(gòu)盡量做到均勻設(shè)計(jì),避免版圖設(shè)計(jì)上出現(xiàn)ESD薄弱環(huán)節(jié);(4)ESD保護(hù)結(jié)構(gòu)的設(shè)計(jì)要在電路的ESD性能、芯片面積、保護(hù)結(jié)構(gòu)對電路特性的影響如輸入信號完整性、電路速度、輸出驅(qū)動(dòng)能力等進(jìn)行平衡考慮設(shè)計(jì),還需要考慮工藝的容差,使電路設(shè)計(jì)達(dá)到最優(yōu)化;(5)在實(shí)際設(shè)計(jì)的一些電路中,有時(shí)沒有直接的VDD-VSS電壓箝位保護(hù)結(jié)構(gòu),此時(shí),VDD-VSS之間的電壓箝位及ESD電流泄放主要利用全芯片整個(gè)電路的阱與襯底的接觸空間。所以在外圍電路要盡可能多地增加阱與襯底的接觸,且N+P+的間距一致。若有空間,則最好在VDD、VSS的PAD旁邊及四周增加VDD-VSS電壓箝位保護(hù)結(jié)構(gòu),這樣不僅增強(qiáng)了VDD-VSS模式下的抗ESD能力,也增強(qiáng)了I/O-I/O模式下的抗ESD能力。
一般只要有了上述的大致原則,在與芯片面積折中的考慮下,一般亞微米CMOS電路的抗ESD電壓可達(dá)到2500V以上,已經(jīng)可以滿足商用民品電路設(shè)計(jì)的ESD可靠性要求。
對于深亞微米超大規(guī)模CMOSIC的ESD結(jié)構(gòu)設(shè)計(jì),常規(guī)的ESD保護(hù)結(jié)構(gòu)通常不再使用了,通常大多是深亞微米工藝的Foundry生產(chǎn)線都有自己外圍標(biāo)準(zhǔn)的ESD結(jié)構(gòu)提供,有嚴(yán)格標(biāo)準(zhǔn)的ESD結(jié)構(gòu)設(shè)計(jì)規(guī)則等,設(shè)計(jì)師只需調(diào)用其結(jié)構(gòu)就可以了,這可使芯片設(shè)計(jì)師把更多精力放在電路本身的功能、性能等方面的設(shè)計(jì)。
4結(jié)束語
ESD保護(hù)設(shè)計(jì)隨著CMOS工藝水平的提高而越來越困難,ESD保護(hù)已經(jīng)不單是輸入腳或輸出腳的ESD保護(hù)設(shè)計(jì)問題,而是全芯片的靜電防護(hù)問題。
芯片里每一個(gè)I/O電路中都需要建立相應(yīng)的ESD保護(hù)電路,此外還要從整個(gè)芯片全盤考慮,采用整片(whole-chip)防護(hù)結(jié)構(gòu)是一個(gè)好的選擇,也能節(jié)省I/OPAD上ESD元件的面積。
特別推薦
- 利用自動(dòng)化技術(shù)賦能中國基礎(chǔ)設(shè)施現(xiàn)代化
- 三極管電路輸入電壓阻抗
- 晶振怎么用,你真的知道嗎?
- 康佳特推出搭載AMD 銳龍嵌入式 8000系列的COM Express緊湊型模塊
- 村田推出3225尺寸車載PoC電感器LQW32FT_8H系列
- 思特威推出超星光級系列4MP圖像傳感器SC485SL
- HOLTEK新推出HT32F59045脈搏血氧儀MCU
技術(shù)文章更多>>
- “扒開”超級電容的“外衣”,看看超級電容“超級”在哪兒
- DigiKey 誠邀各位參會(huì)者蒞臨SPS 2024?展會(huì)參觀交流,體驗(yàn)最新自動(dòng)化產(chǎn)品
- 提前圍觀第104屆中國電子展高端元器件展區(qū)
- 高性能碳化硅隔離柵極驅(qū)動(dòng)器如何選型,一文告訴您
- 貿(mào)澤電子新品推薦:2024年第三季度推出將近7000個(gè)新物料
技術(shù)白皮書下載更多>>
- 車規(guī)與基于V2X的車輛協(xié)同主動(dòng)避撞技術(shù)展望
- 數(shù)字隔離助力新能源汽車安全隔離的新挑戰(zhàn)
- 汽車模塊拋負(fù)載的解決方案
- 車用連接器的安全創(chuàng)新應(yīng)用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索
濾波電感
濾波器
路由器設(shè)置
鋁電解電容
鋁殼電阻
邏輯IC
馬達(dá)控制
麥克風(fēng)
脈沖變壓器
鉚接設(shè)備
夢想電子
模擬鎖相環(huán)
耐壓測試儀
逆變器
逆導(dǎo)可控硅
鎳鎘電池
鎳氫電池
紐扣電池
歐勝
耦合技術(shù)
排電阻
排母連接器
排針連接器
片狀電感
偏光片
偏轉(zhuǎn)線圈
頻率測量儀
頻率器件
頻譜測試儀
平板電腦