本期大講臺推出EMC工程師網(wǎng)友楊鵬關(guān)于高速PCB的EMC設(shè)計(jì)的學(xué)習(xí)力作：詳細(xì)完整的一一剖析高速印制電路板中布局、布線、接地的EMC設(shè)計(jì)，并通過具體的實(shí)際案例，重點(diǎn)介紹高速印制電路板中的I/O端、混合數(shù)/模、時(shí)鐘、電源、信號完整性等電磁兼容設(shè)計(jì)。全文中所列的設(shè)計(jì)規(guī)則，可以幫助大家在PCB設(shè)計(jì)中解決大部分的電磁兼容問題，再通過少量外圍瞬態(tài)抑制器件和濾波電路及適當(dāng)?shù)耐鈿て帘魏驼_的接地，就可以輕松完成一個(gè)滿足電磁兼容要求的產(chǎn)品。

第一講 PCB元器件的EMC布局設(shè)計(jì)
第二講 PCB的EMC布線之分割、反射干擾抑和去耦電容配置
第三講 PCB的EMC布線技術(shù)和去耦電容走線實(shí)例分析

電子設(shè)備中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地（屏蔽地）、數(shù)字地（邏輯地）和模擬地等。在 PCB板的地線設(shè)計(jì)中，接地技術(shù)既應(yīng)用于多層PCB，也應(yīng)用于單層PCB。接地技術(shù)的目標(biāo)是最小化接地阻抗，從此減少從電路返回到電源之間的接地回路的電勢。

(1) 正確選擇單點(diǎn)接地與多點(diǎn)接地

在低頻電路中，信號的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號工作頻率 大于10MHz時(shí)，地線阻抗變得很大，此時(shí)應(yīng)盡量降低地線阻抗，應(yīng)采用就近多點(diǎn)接地。當(dāng)工作頻率在1~10MHz時(shí)，如果采用一點(diǎn)接地，其地線長度不應(yīng)超 過波長的1/20，否則應(yīng)采用多點(diǎn)接地法。高頻電路宜采用多點(diǎn)串聯(lián)接地，地線應(yīng)短而粗，高頻元件周圍盡量布置柵格狀大面積接地銅箔。

(2) 將數(shù)字電路與模擬電路分開

電路板上既有高速邏輯電路，又有線性電路，應(yīng)使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。要盡量加大線性電路的接地面積。

(3) 盡量加粗接地線

若接地線很細(xì)，接地電位則隨電流的變化而變化，致使電子設(shè)備的定時(shí)信號電平不穩(wěn)，抗噪聲性能變壞。因此應(yīng)將接地線盡量加粗，使它能通過三倍于印制線路板的允許電流。如有可能，接地線的寬度應(yīng)大于3mm。

(4) 將接地線構(gòu)成閉環(huán)路

設(shè)計(jì)只由數(shù)字電路組成的印制線路板的地線系統(tǒng)時(shí)，將接地線做成閉環(huán)路可以明顯的提高抗噪聲能力。其原因在于：印制線路板上有很多集成電路元件，尤其遇有耗 電多的元件時(shí)，因受接地線粗細(xì)的限制，會在地結(jié)上產(chǎn)生較大的電位差，引起抗噪聲能力下降，若將接地結(jié)構(gòu)成環(huán)路，則會縮小電位差值，提高電子設(shè)備的抗噪聲能 力。

(5) 多層線路板設(shè)計(jì)時(shí)，將其中一層作為“全地平面”

當(dāng)采用多層線路板設(shè)計(jì)時(shí)，可將其中一層作為“全地平面”，這樣可減少接地阻抗，同時(shí)又起到屏蔽作用。我們常常在印制板周邊布一圈寬的地線，也是起著同樣的作用。

(6) 單層PCB的接地線

在單層（單面）PCB中，接地線的寬度應(yīng)盡可能的寬，且至少應(yīng)為1.5mm(60mil)。由于在單層PCB上無法實(shí)現(xiàn)星形布線，因此跳線和地線寬度的改變應(yīng)當(dāng)保持為最低，否則將引起線路阻抗與電感的變化。

(7) 雙層PCB的接地線

在雙層（雙面）PCB中，對于數(shù)字電路優(yōu)先使用地線柵格/點(diǎn)陣布線，這種布線方式可以減少接地阻抗、接地回路和信號環(huán)路。像在單層PCB中那樣，地線和電 源線的寬度最少應(yīng)為1.5mm。另外的一種布局是將接地層放在一邊，信號和電源線放于另一邊。在這種布置方式中將進(jìn)一步減少接地回路和阻抗。此時(shí)，去耦電 容可以放置在距離IC供電線和接地層之間盡可能近的地方。

(8) PCB電容

下頁內(nèi)容：PCB電容和電源要求等PCB地線設(shè)計(jì)規(guī)則
[page]
在多層板上，由分離電源面和地面的絕緣薄層產(chǎn)生了PCB電容。在單層板上，電源線和地線的平行布放__也將存在這種電容效應(yīng)。PCB電容的一個(gè)優(yōu)點(diǎn)是它具 有非常高的頻率響應(yīng)和均勻的分布在整個(gè)面或整條線上的低串連電感，它等效于一個(gè)均勻分布在整個(gè)板上的去耦電容。沒有任何一個(gè)單獨(dú)的分立元件具有這個(gè)特性。

(9) 高速電路與低速電路

布放高速電路和元件時(shí)應(yīng)使其更接近接地面，而低速電路和元件應(yīng)使其接近電源面。

(10) 地的銅填充

在某些模擬電路中，沒有用到的電路板區(qū)域是由一個(gè)大的接地面來覆蓋，以此提供屏蔽和增加去耦能力。但是假如這片銅區(qū)是懸空的（比如它沒有和地連接），那么它可能表現(xiàn)為一個(gè)天線，并將導(dǎo)致電磁兼容問題。

(11) 多層PCB中的接地面和電源面

在多層PCB中，推薦把電源面和接地面盡可能近的放置在相鄰的層中，以便在整個(gè)板上產(chǎn)生一個(gè)大的PCB電容。速度最快的關(guān)鍵信號應(yīng)當(dāng)臨近接地面的一邊，非關(guān)鍵信號則布置靠近電源面。

(12) 電源要求

當(dāng)電路需要不止一個(gè)電源供給時(shí)，采用接地將每個(gè)電源分離開。但是在單層PCB中多點(diǎn)接地是不可能的。一種解決方法是把從一個(gè)電源中引出的電源線和地線同其他的電源線和地線分隔開，這同樣有助于避免電源之間的噪聲耦合。

相關(guān)內(nèi)容：
第一講 PCB元器件的EMC布局設(shè)計(jì)
第二講 PCB的EMC布線之分割、反射干擾抑和去耦電容配置
第三講 PCB的EMC布線技術(shù)和去耦電容走線實(shí)例分析