波形生成是模擬電路的重要組成部分，是電路設(shè)計(jì)和測(cè)試的一部分。本文介紹在電路設(shè)計(jì)時(shí)使用一些簡(jiǎn)單的振蕩器電路生成所需波形的方法。

 

振蕩器電路的基本類(lèi)型：方波，正弦波和三角波

振蕩器電路產(chǎn)生的基波是方波，正弦波和三角波（以及相關(guān)的鋸齒波）。這些波形可以使用一些簡(jiǎn)單的電路相互轉(zhuǎn)換，通常涉及一個(gè)或多個(gè)運(yùn)算放大器。這通常需要生成一些初始波，并將其饋入轉(zhuǎn)換器電路，然后生成所需波形。

 

另一個(gè)選擇是將直流電直接轉(zhuǎn)換為振蕩波形。從直流信號(hào)產(chǎn)生方波的經(jīng)典方法是使用不穩(wěn)定的多諧振蕩器。這種類(lèi)型的振蕩電路非常容易用一些無(wú)源元件和兩個(gè)晶體管進(jìn)行布局，或者你可以將555定時(shí)器連接為不穩(wěn)定的多諧振蕩器。該電路如下圖所示。在該電路中，晶體管充當(dāng)交流開(kāi)關(guān)，由充電/放電電容器觸發(fā)。晶體管Q2的截止時(shí)間等于R1C1的時(shí)間常數(shù)的69.3％，晶體管Q1的截止時(shí)間類(lèi)似。如果時(shí)間常數(shù)相等（C1=C2，R1=R2），則你有一個(gè)占空比為50％的方波。然后，你可以使用具有不同值的電容器或電阻器來(lái)控制占空比。

 

如果你正在使用時(shí)鐘脈沖流（即使用晶體振蕩器的濾波輸出），則可以使用積分器電路將時(shí)鐘信號(hào)轉(zhuǎn)換為三角波或鋸齒波。同樣，你可以使用微分電路將其轉(zhuǎn)換回時(shí)鐘信號(hào)。這些電路足夠基本，可以使用電阻器，電容器和運(yùn)算放大器構(gòu)建。你還可以利用比較器中的磁滯來(lái)從三角波產(chǎn)生PWM信號(hào)，在三角波中，可以通過(guò)在某些特定工作點(diǎn)附近改變?nèi)遣ǖ母叨葋?lái)控制調(diào)制。

 

用于直接生成或轉(zhuǎn)換的其他類(lèi)型的振蕩器電路包括Hartley，Armstrong，Clapp，Colpitts和RC振蕩器。這些簡(jiǎn)單類(lèi)型的振蕩器電路包括一個(gè)運(yùn)算放大器或一些晶體管，以及一些無(wú)源元件，使其易于在電路設(shè)計(jì)中實(shí)現(xiàn)。

 

生成更復(fù)雜的波形

 

使用更復(fù)雜的波形（例如任意波形和調(diào)制波）需要使用不同類(lèi)型的電路。這些波形更適合于不同的應(yīng)用，但是使用COTS組件很容易為這些波形創(chuàng)建所需的電路。

 

FM和AM波形

 

AM波形實(shí)際上等效于高頻載波和具有一定DC偏移的低頻調(diào)制波的乘積。使用模擬加法器電路或某些專(zhuān)用的正弦波發(fā)生器，可以將直流偏移添加到低頻正弦波很簡(jiǎn)單。然后可以將其與高頻載波一起饋入模擬乘法器電路，從而產(chǎn)生具有疊加包絡(luò)的高頻載波。FM波形可以使用電壓頻率轉(zhuǎn)換器生成，在其中通過(guò)設(shè)置轉(zhuǎn)換器的輸入電壓電平來(lái)調(diào)制邊帶。

 

在電信應(yīng)用中使用的大量調(diào)制方案遠(yuǎn)遠(yuǎn)超出了本文的范圍。同時(shí)，讓我們看一下任意波形的產(chǎn)生：

 

任意波形

 

精通數(shù)學(xué)的電路設(shè)計(jì)人員應(yīng)該知道，通過(guò)將無(wú)限數(shù)量的具有特定振幅的正弦和余弦波相加，可以生成任意重復(fù)波形。顯然，將多個(gè)正弦和余弦饋入無(wú)限端口加法器是不可能的。疊加較少數(shù)量的波會(huì)在輸出波形中產(chǎn)生一些誤差，因此需要一種更優(yōu)雅的解決方案來(lái)生成任意波形。

 

在這里，你可以在簡(jiǎn)單的電路中使用數(shù)模轉(zhuǎn)換器（DAC）和微控制器。微控制器的工作是將任意波形的連續(xù)部分的信號(hào)電平編碼為數(shù)字。然后將該數(shù)字編號(hào)發(fā)送到DAC，然后將其轉(zhuǎn)換為相應(yīng)的模擬信號(hào)電平。為了防止信號(hào)電平隨輸出變化而在離散電平之間快速切換，你需要在輸出中添加一些抖動(dòng)。這將在離散輸出信號(hào)電平之間產(chǎn)生更加平滑的過(guò)渡。具有快速響應(yīng)時(shí)間的AD9708IC或類(lèi)似DAC非常適合該應(yīng)用。

 

這種方法的缺點(diǎn)是波形的頻率和形狀精度將受微控制器的時(shí)鐘頻率限制。微控制器將具有一定的最大頻率，可以通過(guò)GPIO或其他接口提供輸出。這將最大信號(hào)重復(fù)頻率限制為C/N，其中C是微控制器的時(shí)鐘頻率，N是用于編碼信號(hào)的離散電平的數(shù)量。如果需要更高的頻率，則需要更快的時(shí)鐘。一個(gè)小型的以高時(shí)鐘速度運(yùn)行的FPGA是一個(gè)很好的選擇，因?yàn)樗鼘?zhuān)用于產(chǎn)生特定的波形。