剛剛在論壇中發(fā)現(xiàn)一篇關(guān)于寫模擬電路設(shè)計的好文章，將模擬電路設(shè)計按水平來分成九段。這有些類似于圍棋九段的做法，能夠起到模擬電路設(shè)計成長路線一定的指導作用?？吹贸鲞@篇文章的作者一定是在模擬電路設(shè)計方面有著菲淺的造詣。這篇文章在推出后獲得了很大的反響，閱讀次數(shù)一天達2K多，文章下載次數(shù)還超過了800次。

 

文章如此受歡迎，這說明一個問題，目前在模擬電路設(shè)計方面，我們業(yè)界太需要這樣的知識分享了。模擬電路設(shè)計，要達到更高的水平成長路上，實踐經(jīng)驗的重要性，在很大程度上往往還要高于理論的研究。然而，本土模擬電路設(shè)計相比數(shù)字電路的設(shè)計，卻又有著在教學基礎(chǔ)、從業(yè)人數(shù)規(guī)模、以及先進經(jīng)驗引入等多方面的差距。業(yè)界更多呼喚有模擬設(shè)計方面的高手，來分享他的心得，并且形成共同討論、共同學習、共同進步的氛圍。

 

下面是論壇中轉(zhuǎn)發(fā)的文章。如有任何知道原文作者、或提供線索的網(wǎng)友，請在回復中通知本人，不盡感激!

 

 

一段

你剛開始進入這行，對PMOS/NMOS/BJT什么的只不過有個大概的了解，各種器件的特性你也不太清楚，具體設(shè)計成什么樣的電路你也沒什么主意，你的電路圖主要看國內(nèi)雜志上的文章，或者按照教科書上現(xiàn)成的電路，你總覺得他們說得都有道理。你做的電路主要是小規(guī)模的模塊，做點差分運放，或者帶隙基準的仿真什么的你就計算著發(fā)文章，生怕到時候論文湊不夠?？偟膩碚f，基本上看見運放還是發(fā)怵。你覺得spice是一個非常難以使用而且古怪的東西。

 

二段

你開始知道什么叫電路設(shè)計，天天捧著本教科書在草稿紙上狂算一氣。你也經(jīng)常開始提起一些技術(shù)參數(shù)，Vdsat、lamda、early voltage、GWB、ft之類的。總覺得有時候電路和手算得差不多，有時候又覺得差別挺大。你也開始關(guān)心電壓，溫度和工藝的變化。例如低電壓、低功耗系統(tǒng)什么的?；蛘呤浅咚俑呔鹊氖裁礀|東，時不時也來上兩句。你設(shè)計電路時開始計劃著要去tape out，雖然tape out看起來還是挺遙遠的。這個階段中，你覺得spice很強大，但經(jīng)常會因為AC仿真結(jié)果不對而大傷腦筋。

 

三段

你已經(jīng)和PVT斗爭了一段時間了，但總的來說基本上還是沒有幾次成功的設(shè)計經(jīng)驗。你覺得要設(shè)計出真正能用的電路真的很難，你急著想建立自己的信心，可你不知道該怎么辦。你開始閱讀一些JSSC或者博士論文什么的，可你覺得他們說的是一回事，真正的芯片或者又不是那么回事。你覺得Vdsat什么的指標實在不夠精確，仿真器的缺省設(shè)置也不夠滿足你的要求，于是你試著仿真器調(diào)整參數(shù)，或者試著換一換仿真器，但是可它們給出的結(jié)果仍然是有時準有時不準。你上論壇，希望得到高手的指導?？伤麄円彩钦Z焉不詳，說得東西有時對有時不對。這個階段中，你覺得spice雖然很好，但是幫助手冊寫的太不清楚了。

 

四段

你有過比較重大的流片失敗經(jīng)歷了。你知道要做好一個電路，需要精益求精，需要戰(zhàn)戰(zhàn)兢兢的仔細檢查每一個細節(jié)。你發(fā)現(xiàn)在設(shè)計過程中有很多不曾設(shè)想過的問題，想要做好電路需要完整的把握每一個方面。于是你開始系統(tǒng)地重新學習在大學畢業(yè)時已經(jīng)賣掉的課本。你把能能找到的相關(guān)資料都仔細的看了一邊，希望能從中找到一些更有啟發(fā)性的想法。你已經(jīng)清楚地知道了你需要達到的電路指標和性能，你也知道了電路設(shè)計本質(zhì)上是需要做很多合理的折中。可你搞不清這個“合理” 是怎么確定的，不同指標之間的折中如何選擇才好。你覺得要設(shè)計出一個適當?shù)哪軌蛘９ぷ鞯碾娐氛娴奶y了，你不相信在這個世界上有人可以做到他們宣稱的那么好，因為聰明如你都覺得面對如此紛雜的選擇束手無策，他們怎么可能做得到？這個階段中，你覺得spice功能還是太有限了，而且經(jīng)常對著"time step too small"的出錯信息發(fā)呆，偶爾情況下你還會創(chuàng)造出巨大的仿真文件讓所有人和電腦崩潰。

 

五段

你覺得很多競爭對手的東西不過如此而已。你開始有一套比較熟悉的設(shè)計方法。但是你不知道如何更加優(yōu)化你手頭的工具。你已經(jīng)使用過一些別人編好的腳本語言，但經(jīng)常碰到很多問題的時候不能想起來用awk或者perl搞定。你開始大量的占用服務器的仿真時間，你相信經(jīng)過大量的仿真，你可以清楚地把你設(shè)計的模塊調(diào)整到合適的樣子。有時候你覺得做電路設(shè)計簡直是太無聊了，實在不行的話，你在考慮是不是該放棄了。這個階段中，你覺得spice好是好，但是比起 fast spice系列的仿真器來，還是差遠了；你開始不相信AC仿真，取而代之的是大量的transient仿真。

 

六段

你開始明白在這個世界中只有最合適的設(shè)計，沒有最好的設(shè)計。你開始有一套真正屬于自己的設(shè)計方法，你會傾向于某一種或兩種仿真工具，并能夠熟練的使用他們評價你的設(shè)計。你開始在設(shè)計中考慮PVT的變化，你知道一個電路從開始到現(xiàn)在的演化過程，并能夠針對不同的應用對他們進行裁減。你開始關(guān)注功耗和面積，你tape out的芯片開始有一些能夠滿足產(chǎn)品要求了。但是有時候你還是不能完全理解一些復雜系統(tǒng)的設(shè)計方法，并且犯下一些愚蠢的錯誤并導致災難性后果。你開始閱讀 JSSC時不只是挑一兩片文章看看，或許把JSSC作為廁所讀物對你來說是一個不錯的選擇。在這個階段中，你覺得spice是一個很偉大的工具，你知道如何在spice中對精度和速度做合理的仿真，并隨時做出最合適的選擇。

 

七段

你開始真正理解模擬電路設(shè)計的本質(zhì)，無論對于高精度系統(tǒng)還是高速度系統(tǒng)都有自己獨有的看法和經(jīng)驗。你可以在系統(tǒng)級對不同的模塊指標進行折中以換取最好的性能。你會了解一個潛在的市場并開始自己的產(chǎn)品定義，并且你知道只要方法正確，你設(shè)計出的產(chǎn)品會具有很好的競爭力。你可以從容的從頭到腳進行整個電路的功能和指標劃分，你了解里面的每一個技術(shù)細節(jié)和他們的折中會對于你的產(chǎn)品有怎樣的影響。你開始關(guān)注設(shè)計的可靠性。在這個階段中，你覺得spice是一個很實用的工具，并喜歡上了蒙特卡洛仿真，但你還是經(jīng)常抱怨服務器太慢，雖然你經(jīng)常是在后半夜運行仿真。

 

八段

這個時候成功的做出一個芯片對你來說是家常便飯，就象一名駕駛老手開車一樣，遇到紅燈就停、綠燈就行。一個產(chǎn)品的設(shè)計對于你來說幾乎都是無意識的。你不需要再對著仿真結(jié)果不停的調(diào)整參數(shù)和優(yōu)化，更多時候之需要很少量的仿真就可以結(jié)束一個模塊的設(shè)計了。你能夠清楚地感覺到某一個指標的電路模塊在技術(shù)上是可能的還是不可能的。你完全不用關(guān)心具體模塊的噪聲系數(shù)或者信噪比或者失真度。你只需要知道它是可以被設(shè)計出來就可以了，更詳細的技術(shù)指標對你來說毫無意義。你開始覺得JSSC上的東西其實都是在湊數(shù)，有時候認為JSSC即使作為廁紙也不合格(太薄太脆)。你覺得spice偶爾用用挺好的，但是實在是不可靠，很多的時候看看工作點就差不多夠了。

 

九段

這時候的你對很多電路已經(jīng)料如指掌，你可以提前預知很多技術(shù)下一輪的發(fā)展方向。一年你只跑上幾次仿真，也可能一仿真就是幾年。你很少有畫電路圖的時候，多數(shù)時間你在打高爾夫或是在太平洋的某個小島釣魚。除了偶爾在ISSCC上湊湊熱鬧，你從不和別人說起電路方面的事，因為你知道沒人能明白。