隨著設備的越來越小和融入性能的不斷增加，ESD以及許多情況下的EMI/RFI抑制已無法涵蓋在驅(qū)動所需接口的新一代IC當中。 另外，先進的系統(tǒng)級芯片(SoC)設計都是采用幾何尺寸很小的工藝制造的。為了優(yōu)化功能和芯片尺寸，IC設計人員一直在不斷減少其設計的功能的最小尺寸。IC尺寸的縮小導致器件更容易受到ESD電壓的損害。過去，設計人員只要選擇符合IEC61000-4-2規(guī)范的一個保護產(chǎn)品就足夠了。因此，大多數(shù)保護產(chǎn)品的數(shù)據(jù)表只包括符合評級要求。由于集成電路變得越來越敏感，較新的設計都有保護元件來滿足標準評級，但ESD沖擊仍會形成過高的電壓，有可能損壞IC。因此，設計人員必須選擇一個或幾個保護產(chǎn)品，不僅要符合ESD脈沖要求，而且也可以將ESD沖擊鉗位到足夠低的電壓，以確保IC得到保護。 

 

圖1：美國靜電放電協(xié)會(ESDA)的ESD保護要求
 

一、先進技術實現(xiàn)強大ESD保護

安森美半導體的ESD鉗位性能備受業(yè)界推崇，鉗位性能可從幾種方法觀察和量化。使用幾個標準工具即可測量獨立ESD保護器件或集成器件的ESD鉗位能力，包括ESD保護功能。第一個工具是ESD IEC61000-4-2 ESD脈沖響應截圖，顯示的是隨時間推移的鉗位電壓響應，可以看出ESD事件中下游器件的情形。 

圖2：ESD鉗鉗位截圖
 

除了ESD鉗位屏幕截圖，另一種方法是測量傳輸線路脈沖(TLP)來評估ESD鉗位性能。由于ESD事件是一個很短的瞬態(tài)脈沖，TLP可以測量電流與電壓(I-V)數(shù)據(jù)，其中每個數(shù)據(jù)點都是從短方脈沖獲得的。TLP I-V曲線和參數(shù)可以用來比較不同TVS器件的屬性，也可用于預測電路的ESD鉗位性能。 

圖3：典型TLP I-V曲線圖
 

安森美半導體提供的高速接口ESD保護保護器件陣容有兩種類型。第一類最容易實現(xiàn)，被稱為傳統(tǒng)設計保護。在這種類型設計中，信號線在器件下運行。這些器件通常是電容最低的產(chǎn)品。
 
二、采用PicoGuard XS技術的產(chǎn)品。

這種類型設計使用阻抗匹配(Impedance Matched)電路，可保證100 Ω的阻抗，相當于電容為零。這類設計無需并聯(lián)電感，有助于最大限度地減少封裝引起的ESD電壓尖峰。 

圖4：傳統(tǒng)方法與PicoGuard XS設計方法的對比
 

三、總結

安森美半導體的保護和濾波解決方案均基于傳統(tǒng)硅芯片工藝技術。相比之下，其它類型的低成本無源解決方案使用的是陶瓷、鐵氧體和多層壓敏電阻(MLV)組合的材料。這類器件通常ESD鉗位性能較差。在某些情況下，傳遞給下游器件的能量可能比安森美半導體解決方案低一個量級。一些采用舊有技術的產(chǎn)品甚至可能在小量ESD沖擊后出現(xiàn)劣化并變得更糟。由于其材料性質(zhì)，一些無源器件往往表現(xiàn)出溫度的不一致性，從而降低了終端系統(tǒng)在標準消費溫度和環(huán)境溫度范圍內(nèi)運行的可靠性。