【導(dǎo)讀】在通信系統(tǒng)中，各種協(xié)議和接口經(jīng)常讓剛接觸不久的同學(xué)迷糊半天。不同領(lǐng)域涉及的通訊類(lèi)型和應(yīng)用設(shè)計(jì)又有一定的差異，因此有必要盡可能詳細(xì)的做一下相關(guān)知識(shí)點(diǎn)的梳理和總結(jié)。
關(guān)于電平標(biāo)準(zhǔn)的由來(lái)：
在以高（1）和低（0）為格式的數(shù)字通信過(guò)程中必然要涉及到高和低對(duì)應(yīng)的模擬電壓值，而這個(gè)值的確定是有原因和歷史的。具體而言就是和半導(dǎo)體器件的發(fā)展有關(guān)，例如TTL即Transistor-Transistor Logic （晶體管-晶體管邏輯集成電路），這是因?yàn)榘雽?dǎo)體器件中最先發(fā)明的是雙極型晶體管。而后由于MOS,CMOS工藝的發(fā)展給電路的供電需求帶來(lái)新的改變而導(dǎo)致輸出數(shù)字電平標(biāo)準(zhǔn)的變化。
一、TTL和CMOS電平介紹
TTL電路只能在5V或以下工作，VCC=5V時(shí)。
TTL 輸出：VOH>2.4V，VOL<0.4V。
輸入：VIH>2.0V，VIL<0.8V。
CMOS電路的工作電壓范圍更寬，可達(dá)到12V，VCC=5V時(shí)。
CMOS輸出：VOH>4.99V，VOL<0.01V。
輸入：VIH>3.5V，VIL<1.5V。
可以看出TTL電平的噪聲容限為0.4V，CMOS的噪聲容限為1.5V。
TTL和CMOS門(mén)電路結(jié)構(gòu)：
如圖TTL門(mén)結(jié)構(gòu)，輸出級(jí)采用推挽式輸出結(jié)構(gòu)，T4為射極跟隨的形式，輸出電阻小，帶負(fù)載能力強(qiáng)。
如圖CMOS門(mén)結(jié)構(gòu)。
3.3V LVCMOS：Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。2.5V LVCMOS：Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。
二、高速電平標(biāo)準(zhǔn)
在高速電路中如何實(shí)現(xiàn)高速驅(qū)動(dòng)輸出呢？要么增大驅(qū)動(dòng)電流，要么降低電平標(biāo)準(zhǔn)，或者提高晶體管工作速度。顯然前者會(huì)帶來(lái)非常大的功耗，因此改變電平標(biāo)準(zhǔn)和改進(jìn)晶體管設(shè)計(jì)成為選擇，雖然低電平更容易受到干擾，所以需要更嚴(yán)格的硬件設(shè)計(jì)。
1、ECL和PECL電平接口
ECL即射極耦合邏輯（Emitter Coupled Logic）采用的是差分結(jié)構(gòu)輸出，并需要負(fù)電源供電。后來(lái)發(fā)展處PECL，即正電源射極耦合邏輯?；驹砭褪抢镁w管工作在非飽和區(qū)來(lái)減小轉(zhuǎn)換時(shí)間，大大提高轉(zhuǎn)換速度。
ECL的輸出管始終有電流通過(guò)，非常有利于高速轉(zhuǎn)換。輸出阻抗幾歐姆，輸出電流10mA左右，驅(qū)動(dòng)能力強(qiáng)。
接口連接：直流耦合，適用于短距離
這個(gè)匹配方式由等效而來(lái)，具體阻值計(jì)算：
接口連接：交流耦合，適用于較遠(yuǎn)距離
2、LVDS電平接口
LVDS即Low-Voltage Differential Signaling，是一種利用低壓差分信號(hào)傳輸高速信號(hào)的電平標(biāo)準(zhǔn)。特點(diǎn)是：低壓，低功耗，噪聲抑制能力強(qiáng)。
如圖LVDS的輸入和輸出規(guī)格：
LVDS的連接方式：直接連接，因?yàn)槠瑑?nèi)具有端接電阻。
三、CML電平接口
CML即電流模式邏輯電平，采用恒流驅(qū)動(dòng)，內(nèi)置匹配電阻，使用簡(jiǎn)單，短距離高速應(yīng)用中最多。
下圖是幾種高速接口的性能簡(jiǎn)單比較：
四、常用普通電平標(biāo)準(zhǔn)
在工業(yè)領(lǐng)域應(yīng)用最多的應(yīng)該是485 232的電平標(biāo)準(zhǔn)，兩者各有優(yōu)缺點(diǎn)，成本低，使用也比較簡(jiǎn)單，但是依然有很多技術(shù)要點(diǎn)可以討論，譬如傳輸速度，距離，防護(hù)設(shè)計(jì)等等。
RS232和RS485的連接問(wèn)題：
工作中了解到不少同學(xué)對(duì)于232或者485的連接一直有些迷糊，關(guān)于信號(hào)的收發(fā)端定義及公母頭連接，一開(kāi)始我也是經(jīng)常摸不著頭腦。以收發(fā)地三線(xiàn)為主。
標(biāo)準(zhǔn)的232是DB9接頭：
簡(jiǎn)記為：235-收發(fā)地。
485如何利用DB9連接：
485的兩根線(xiàn)對(duì)應(yīng)DB9頭的1,2腳。
232和485與MCU的連接：
四、小結(jié)
關(guān)于數(shù)字電平的標(biāo)準(zhǔn)主要就這么幾種，這些都是在硬件層面的定義，在軟件上對(duì)應(yīng)的就有各種協(xié)議通訊方式的規(guī)定。關(guān)于接口設(shè)計(jì)確實(shí)是電路設(shè)計(jì)中的重點(diǎn)，尤其是在目前的高速數(shù)字通訊應(yīng)用當(dāng)中，我覺(jué)得主要有幾個(gè)要掌握的方面：
1、信號(hào)電平的應(yīng)用電路，也就是基本結(jié)構(gòu)要清晰。
2、防護(hù)設(shè)計(jì)問(wèn)題要考慮周全，不同接口對(duì)于負(fù)載對(duì)于匹配度的要求都不一樣。
3、PCB設(shè)計(jì)的重要性，在高速設(shè)計(jì)中很多都采用EDA軟件仿真的方式來(lái)協(xié)助查找關(guān)于干擾的問(wèn)題，但是首要的還是要嚴(yán)格遵循相關(guān)規(guī)則和規(guī)范來(lái)設(shè)計(jì)。
4、實(shí)驗(yàn)的必要性。尤其是接口的干擾問(wèn)題，盡可能全面的實(shí)驗(yàn)方案設(shè)計(jì)是盡快解決問(wèn)題的最佳路徑之一。
總之，理論基礎(chǔ)要有，設(shè)計(jì)考慮要到，測(cè)試實(shí)驗(yàn)要全，如此，結(jié)果可能才好！
推薦閱讀：
