數(shù)模轉(zhuǎn)換器均采用兩種基本架構(gòu)，對(duì)其特性的了解將有助于為應(yīng)用選擇正確的轉(zhuǎn)換器架構(gòu)。 

 

由于大多數(shù)工程師都在工程類(lèi)院校專(zhuān)門(mén)學(xué)習(xí)過(guò)有關(guān)模數(shù)轉(zhuǎn)換器(ADC)、運(yùn)算放大器(Op Amp)、數(shù)模轉(zhuǎn)換器(DAC)以及其他電子架構(gòu)的課程，因此您可能會(huì)認(rèn)為他們已理解了這些電路的所有基本功能。大多數(shù)人都對(duì) ADC 的工作原理有了一個(gè)很好的了解，但是對(duì) DAC 的工作原理卻不太熟悉，它究竟有何功能呢？ 

 

同樣，對(duì)于大多數(shù)人來(lái)說(shuō)，DAC 只不過(guò)是一個(gè)輸入端為數(shù)字信號(hào)數(shù)據(jù)而輸出端為模擬信號(hào)數(shù)據(jù)的“黑匣子”。只有為數(shù)不多的人知道其在架構(gòu)方面的區(qū)別，以及與 R2R 梯形架構(gòu)相比一個(gè)電阻串架構(gòu)所具有的優(yōu)點(diǎn)和缺點(diǎn)。了解他們之間的不同之處并了解這些通用 DAC 的工作原理可以使設(shè)計(jì)人員為其應(yīng)用選擇最佳的 DAC。本文將對(duì) DAC 的基本工作原理進(jìn)行闡述，并對(duì)您一直想知道的一些問(wèn)題做出解答。 

 

盡管 DAC 通常被視為一個(gè)輸入端為數(shù)字信號(hào)數(shù)據(jù)而輸出端為模擬信號(hào)數(shù)據(jù)的“黑匣子”，但卻內(nèi)藏玄機(jī)。數(shù)字?jǐn)?shù)據(jù)可以是串行數(shù)據(jù)格式也可以是并行數(shù)據(jù)格式。像 SPI 或 I2C 之類(lèi)串行傳輸數(shù)字?jǐn)?shù)據(jù)流的接口，就像是一條條進(jìn)入“黑匣子”的項(xiàng)鏈或鏈條，而并行接口會(huì)在一個(gè)時(shí)鐘周期內(nèi)將所有必要的比特加載到該器件中。與該器件的另一側(cè)，模擬輸出信號(hào)可以是一個(gè)電壓或一個(gè)電流，如圖1 所示。

 

圖1 數(shù)模轉(zhuǎn)換器的主要功能

 

不同的輸入接口所提供的數(shù)據(jù)格式也有所不同，所以在速度、引腳數(shù)量、芯片面積、器件尺寸以及靈活性上都有很大的不同。但是，串行和并行接口均能將數(shù)字?jǐn)?shù)據(jù)輸入到該器件中。 

 

一旦數(shù)字?jǐn)?shù)據(jù)被輸入到黑匣子(第一個(gè)功能塊)，那么輸入寄存器就會(huì)像串行-并行轉(zhuǎn)換那樣工作，或者在多通道器件中對(duì)該數(shù)據(jù)進(jìn)行存儲(chǔ)，直到該數(shù)據(jù)被傳輸至單個(gè) DAC 寄存器中。在輸入寄存器和 DAC 架構(gòu)之間起連接作用的 DAC 寄存器將起到一個(gè)存儲(chǔ)器的作用，并對(duì)數(shù)字?jǐn)?shù)據(jù)加以存儲(chǔ)。 

 

在 DAC 設(shè)計(jì)之初，該 DAC 寄存器為一個(gè)保存數(shù)字?jǐn)?shù)據(jù)的外部存儲(chǔ)器。如果沒(méi)有 該 DAC 寄存器，那么由于模擬電路的實(shí)時(shí)饋入，DAC 的輸出將隨著外部輸入總線的任何變化而立即發(fā)生變化。在用戶(hù)決定用新代碼更新 DAC 寄存器之前，該數(shù)據(jù)會(huì)一直駐留在 DAC 寄存器之中。DAC 寄存器主要起到了一個(gè)觸發(fā)電路的作用。

 

圖2：基本功能模塊架構(gòu)

 

當(dāng)今的高精度 DAC 主要采用了兩種架構(gòu)：R2R 架構(gòu)和電阻串架構(gòu)。這兩種架構(gòu)均為采用了一些數(shù)字控制邏輯的模擬電路。通過(guò)一款基本的 R2R 架構(gòu)，就有可能生成一個(gè)電流輸出或電壓輸出；而電阻串架構(gòu)只能利用一個(gè)輸出緩沖器生成一個(gè)電壓輸出，如圖2 中的輸出電路結(jié)構(gòu)圖所示。在電流輸出的情況下，沒(méi)有實(shí)施輸出緩沖器。 

 

 

顧名思義，電阻串架構(gòu)就是一個(gè)以串聯(lián)形式放置的一串電阻，以構(gòu)建一個(gè)電阻串。從理論上來(lái)說(shuō)，您可能會(huì)需要 256 個(gè)電阻才能構(gòu)建一款 8 位 DAC(28 = 256)(請(qǐng)參見(jiàn)圖3 )，包括產(chǎn)生一個(gè)電壓輸出的內(nèi)部輸出緩沖器，該電壓輸出同數(shù)字輸入代碼等效。

 

圖3 主要的電壓輸出電阻串架構(gòu)

 

提高精度也就是說(shuō)要增加所需電阻的數(shù)量以構(gòu)建一個(gè)電阻串 DAC。對(duì)于一款 16 位DAC 而言，可能需要65,536 個(gè)電阻才能生成所有可能的電壓/數(shù)字階躍(step)。但是，在現(xiàn)實(shí)真正的設(shè)計(jì)中，在一顆芯片上實(shí)施近 66,000 個(gè)電阻是不切實(shí)際的，對(duì)于當(dāng)今的小封裝，低功耗和低成本要求而言尤為如此。 

 

因此，設(shè)計(jì)人員推出了其他更小的電路設(shè)計(jì)方案，如可降低電阻串上所需電阻數(shù)量以及接觸點(diǎn)的內(nèi)插式放大器，從而實(shí)現(xiàn)了功耗更低且更節(jié)省空間的設(shè)計(jì)。該內(nèi)插式放大器用來(lái)代替輸出緩沖器。當(dāng)今的一些電阻串架構(gòu)擁有一個(gè)可用作放大器外部反饋環(huán)路的引腳。

 

由于特定的電阻串架構(gòu)，電阻串 DAC 具有低成本和保證單調(diào)性能的優(yōu)點(diǎn)。值得一提的另外一個(gè)很重要的優(yōu)點(diǎn)是可以實(shí)現(xiàn)小型封裝的低功耗和小裸片面積，從而使他們非常適合便攜式應(yīng)用。其另外一個(gè)優(yōu)點(diǎn)是輸出緩沖器已經(jīng)包括在該架構(gòu)之中，從而無(wú)需使用更多的板上外部組件。

 

其次，該輸出緩沖器還實(shí)現(xiàn)了內(nèi)部電阻和模擬電路與外界的隔離，這在低阻抗電路中非常有用。許多應(yīng)用都要求低突波能量，這也是電阻串架構(gòu)的另外一個(gè)優(yōu)點(diǎn)。

 

另一方面，由于電阻串設(shè)計(jì)的更高阻抗，所以其噪聲通常會(huì)高于 R2R 架構(gòu)的噪聲。設(shè)計(jì)人員還應(yīng)該清楚地知道有限的精度(亦稱(chēng)為積分非線性(INL))。較早的設(shè)計(jì)通常在中－60 最低位(LSB)提供 INL 數(shù)字，而較新型的一些設(shè)計(jì)則利用改進(jìn)的工藝技術(shù)，現(xiàn)在可以在 4LSB 區(qū)域提供典型的 INL 數(shù)字。對(duì)于諸如馬達(dá)控制或過(guò)程控制的許多閉環(huán)應(yīng)用而言，一個(gè)典型的 4 LSB INL 就已經(jīng)足夠了。然而，對(duì)于其他應(yīng)用而言(如：自動(dòng)測(cè)試設(shè)備)，這還遠(yuǎn)遠(yuǎn)不夠，那些應(yīng)用通常需要1 LSB INL。因此，就有了另外一種不同的架構(gòu)：R2R 架構(gòu)。 

 

 

R2R 架構(gòu)主要是由形成一個(gè)電阻梯形的并聯(lián)電阻組成。圖4 顯示了一種可能的 R2R 梯形，這是一款乘法 DAC(MDAC)，其 R2R 梯形的頂部與外部參考電壓相連。該架構(gòu)可以輸出一個(gè)相當(dāng)于數(shù)字輸入代碼的電流。

 

圖4 主要的電流輸出 R2R 架構(gòu)

 

在硅片中實(shí)施一個(gè) R2R 梯形的另一種方法如圖5 所示。

 

圖5 主要的電壓輸出 R2R 架構(gòu)

 

其外部參考電壓沒(méi)有和 R2R梯形直接連接。根據(jù)不同的數(shù)字輸入代碼，開(kāi)關(guān)將通過(guò) R2R 網(wǎng)絡(luò)把參考電壓或接地電平連接至輸出緩沖器，該輸出緩沖器將所生成的電壓信號(hào)轉(zhuǎn)換成輸出電壓。 

 

圖5 所示的架構(gòu)只允許從 0V 到應(yīng)用外部參考電壓的單極輸出電壓(請(qǐng)注意，DAC 的電源電壓必須等于或高于參考電壓)。通過(guò)將接地電平連接至一個(gè)額外的外部負(fù)參考電壓可以對(duì)后來(lái)提及的架構(gòu)進(jìn)行修改，而通過(guò)修改該架構(gòu)則可以實(shí)現(xiàn)雙極運(yùn)行。 

圖6 顯示了修改后的架構(gòu)。

 

圖6 主要的雙極 R2R 架構(gòu)

 

此種類(lèi)型的架構(gòu)還可用于選擇靈活的參考電壓。雖然 VREFL 可以為負(fù)電壓，但不需要讓其為負(fù)電壓。但是，VREFL 必須要低于 VREFH。詳盡的描述與參數(shù)請(qǐng)參見(jiàn)現(xiàn)有的產(chǎn)品說(shuō)明書(shū)，如：DAC7714(見(jiàn)參考書(shū)目1)。 

 

R2R DAC 具有低噪聲和高精度的優(yōu)點(diǎn)，其可能會(huì)提供 ±1 LSB INL 的卓越精度和DNL 性能。而且，該架構(gòu)可實(shí)現(xiàn)高電壓輸出，MDAC 擁有較快的建立時(shí)間(小于 0.3 μsec)，以及大于 10 MHz 的乘法帶寬。一般而言，其他 R2R 拓?fù)浣Y(jié)構(gòu)僅擁有中等的建立時(shí)間性能。 

 

對(duì)于更寬泛的應(yīng)用范圍(如數(shù)控校驗(yàn)或工業(yè)可編程邏輯控制(PLC))而言，MDAC 為設(shè)計(jì)人員在選擇使用外部輸出緩沖器方面的靈活性使該架構(gòu)類(lèi)型更為有用。設(shè)計(jì)人員可以為特定的應(yīng)用挑選最佳的運(yùn)算放大器。另一方面，對(duì)于板上器件數(shù)量不斷增加的低阻抗連接而言，需要一個(gè)外部緩沖器。其次，與 R2R 架構(gòu)相比，突波能量當(dāng)然更適合電阻串架構(gòu)，因此，對(duì)于波形生成和其他突波能量敏感型應(yīng)用而言，很少采用 R2R DAC。 

 

 

我們不但要考慮諸如增益誤差或偏移誤差等其他電氣規(guī)范，而且還要考慮隨著溫度變化而發(fā)生的漂移或滿(mǎn)量程誤差等重要的參數(shù)，這些參數(shù)通常與具體的架構(gòu)無(wú)關(guān)。為了有一個(gè)良好的開(kāi)端，設(shè)計(jì)人員應(yīng)首先查看基本要求并問(wèn)問(wèn)自己對(duì)最低精度和線性度有何要求。如果是在閉環(huán)應(yīng)用中，那么一款較低成本且線性較差的電阻串 DAC 就足夠了；而如果是在開(kāi)環(huán)應(yīng)用中，則 R2R 架構(gòu)在提供更佳的線性度和更高的精度方面就顯得更加出色。